| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-01-17 15:35 アプリケーションプロセッサのL1データキャッシュ最適化手法 ○東條信明・戸川 望・柳澤政生・大附辰夫（早大）  VLD2007-131 CPSY2007-74 RECONF2007-77 |
|
| 抄録 | （和） | 本稿では複数のキャッシュ構成の中から特定のアプリケーションに適した構成を選択するためのキャッシュ最適化手法を提案する． 本手法は，アプリケーションソースコードと制約条件を入力することで，メインメモリとL1キャッシュからなるメモリ階層全体の平均アクセス時間を評価指標として，対象となるアプリケーションに特化したキャッシュ構成を求める． キャッシュ容量，ブロックサイズ，連想度を最適化し，アプリケーションに最適なL1データキャッシュ構成を目指す． 計算機実験を行った結果を既存手法と比較し，有効性を確認した． |
| （英） | One major factor in improving the performance of embedded processors is the use of data and instruction caches. In this paper, we propose an L1 data cache optimization algorithm which selects a suitable cache configuration for a given embedded application. Our algorithm can have the area constraint by introducing CRMF (Configuration Reduction approach by the Miss Factor) and CRCB(Configuration Reduction approach by the Cache Behavior). Our algorithm finally selects best cache size, block size and associativity under the area constraint for a targeted application. We demonstrate the effectiveness of our algorithm by applying it to Mediabench. |
|
| キーワード | （和） | データキャッシュ / キャッシュ最適化 / 組み込みシステム / プロセッサコア / / / / |
| （英） | data cache / cache optimization / embedded system / processor core / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 415, VLD2007-131, pp. 77-82, 2008年1月. | |
| 資料番号 | VLD2007-131 | |
| 発行日 | 2008-01-10 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-131 CPSY2007-74 RECONF2007-77 |
|
| 研究会情報 | |
| 研究会 | RECONF CPSY VLD IPSJ-SLDM |
| 開催期間 | 2008-01-16 - 2008-01-17 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2008-01-RECONF-CPSY-VLD-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | アプリケーションプロセッサのL1データキャッシュ最適化手法 |
| サブタイトル（和） | |
| タイトル（英） | An L1 Data Cache Optimization Algorithm for Application Processor Cores |
| サブタイトル（英） | |
| キーワード(1)（和/英） | データキャッシュ / data cache |
| キーワード(2)（和/英） | キャッシュ最適化 / cache optimization |
| キーワード(3)（和/英） | 組み込みシステム / embedded system |
| キーワード(4)（和/英） | プロセッサコア / processor core |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 東條 信明 / Nobuaki Tojo / トウジョウ ノブアキ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-01-17 15:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2007-131, CPSY2007-74, RECONF2007-77 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.415(VLD), no.417(CPSY), no.419(RECONF) |
| ページ範囲 | pp.77-82 |
| ページ数 | 6 |
| 発行日 | 2008-01-10 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]