| 講演抄録/キーワード |
| 講演名 |
2008-02-01 10:30
障害物を含む領域における最大配線長見積りに関する考察 ○末廣 傑・小平行秀・高橋篤司(東工大) CAS2007-97 |
| 抄録 |
(和) |
集積回路には,回路の誤作動を防ぐために特に同じタイミングで供給することが求められる複数の信号が存在する.近年の回路動作の高速化に伴って遅延量のずれの許容度はより小さくなっているため,遅延量を高い精度で実現することが必要となっている.すべての信号の遅延量を揃えるためには,遅延量をそれらの最大値に揃うように遅延量の満たないネットの配線を迂回させて配線遅延量を増大させればよい.各ネットに迂回に必要な配線領域を割り当てる際,障害物の存在する配線領域で実現できる最大配線長を見積もることができれば,限りある配線領域を適切に利用することが可能となる.そこで本研究では,プリント基板(PCB)上での一層配線を想定し,障害物を含む配線領域において一本のネットが配線領域を迂回して通過する場合の最大配線長の上界および下界の見積もり手法を提案する. |
| (英) |
According to the speeding up of VLSI, the requirement to signal is becoming tighter in order to prevent timing errors. The amount of each delay is requested to be realized very accurately, and in some cases, the amount of delay is requested to be increased to satisfy the requirement. The delay of a net can be increased by routing delay by introducing detour in routing. In such cases, the routing area would be efficiently utilized if an accurate estimation of the maximum achievable wire length within given routing area with obstacles is possible. In this paper, assuming single layer PCB, an estimation method of upper and lower bounds of the maximum achievable wire length of a single net within given routing area with obstacles is proposed. |
| キーワード |
(和) |
最大配線長 / プリント基板 / 遅延 / / / / / |
| (英) |
maximum wire length / PCB / amount of delay / / / / / |
| 文献情報 |
信学技報, vol. 107, no. 476, CAS2007-97, pp. 19-23, 2008年1月. |
| 資料番号 |
CAS2007-97 |
| 発行日 |
2008-01-25 (CAS) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
CAS2007-97 |