| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-02-08 10:25 マルチサイクルキャプチャテストを用いたフルスキャン設計回路の縮退故障テスト生成 大森悠翔・○小河宏志・細川利典（日大）・吉村正義（九大）・山崎浩二（明大）  DC2007-70 |
|
| 抄録 | （和） | スキャンテストは，VLSIのテスト方式として広く普及しているが，回路構造の情報のみを利用したテスト法で，シフト動作によって回路を無効状態に遷移させてテストする場合がある．したがって，スキャンテストはオーバテストを行っていると考えられる．オーバテストの弊害としては，歩留まり損失の発生やテスト長の増加が挙げられる．その解決策として本稿では,順序動作で故障を検出するスキャンテスト方法としてkサイクルキャプチャテストを提案する．また，それに伴うテスト生成としてkサイクルキャプチャ縮退故障テスト生成法を提案する．kサイクルキャプチャテストでは，kサイクル間順序動作を行うので，無効状態に遷移する確率が低くなると考えられる．ISCAS’89ベンチマーク回路を用いて本提案手法の有効性を示す． |
| （英） | Currently, scan testing is one of the most popular test methods for VLSIs. In this testing, only information of the circuit structure is used, the circuit might be transferred to invalid state by the shift operation and it test. Therefore, it is considered that the scan testing is over testing. The occurrence of the yield loss and an increase in the test length are enumerated as an evil of the over testing. In this paper, a k-cycle capture test is proposed to detect faults by sequential operations in scan testing. Moreover, a k-cycle capture stuck-at fault test generation is proposed. Because k cycle sequential operation is performed in order to detect a fault in k-cycle capture test, it is considered that the probability that a state transfers to invalid state is low. In addition, it experiments to the ISCAS '89 bench mark circuit to show the effectiveness of the proposal technique. | |
| キーワード | （和） | オーバテスト / 順序回路テスト生成 / kサイクルキャプチャテスト / kサイクルキャプチャ縮退故障テスト生成 / / / / |
| （英） | Over testing / Sequential circuit test generation / k-cycle capture test / k-cycle capture stuck-at fault test generation / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 482, DC2007-70, pp. 19-24, 2008年2月. | |
| 資料番号 | DC2007-70 | |
| 発行日 | 2008-02-01 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2007-70 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2008-02-08 - 2008-02-08 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2008-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | マルチサイクルキャプチャテストを用いたフルスキャン設計回路の縮退故障テスト生成 |
| サブタイトル（和） | |
| タイトル（英） | Test Generation Method for Full Scan Circuit Using Multi Cycle Capture Test |
| サブタイトル（英） | |
| キーワード(1)（和/英） | オーバテスト / Over testing |
| キーワード(2)（和/英） | 順序回路テスト生成 / Sequential circuit test generation |
| キーワード(3)（和/英） | kサイクルキャプチャテスト / k-cycle capture test |
| キーワード(4)（和/英） | kサイクルキャプチャ縮退故障テスト生成 / k-cycle capture stuck-at fault test generation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 大森 悠翔 / Yusho Omori / オオモリ ユウショウ |
| 第1著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小河 宏志 / Hiroshi Ogawa / オガワ ヒロシ |
| 第2著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ |
| 第3著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ |
| 第4著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 山崎 浩二 / Koji Yamazaki / ヤマザキ コウジ |
| 第5著者 所属（和/英） | 明治大学 (略称： 明大) Meiji University (略称： Meiji Univ.) |
| 講演者 | 第2著者 |
| 発表日時 | 2008-02-08 10:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2007-70 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.482 |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2008-02-01 (DC) |
[研究会発表申込システムのトップページに戻る]