| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-02-08 14:50 高位合成情報を用いたRTLフォールスパス判定 ○池田直嗣・大竹哲史・井上美智子・藤原秀雄（奈良先端大）  DC2007-77 |
|
| 抄録 | （和） | 本稿では，高位合成情報を用いたRTLフォールスパスの判定方法を提案する．フォールスパス情報を利用することは，テスト生成時間やテスト実行時間の短縮が可能であるだけでなく，過剰テストによる製造時の歩留まり損失を防ぐことも可能である．本稿では，ATPGシステムにおいて広く普及しているパス遅延故障に対するノンロバストテストに基づき，ノンロバストテスト不能なパスをフォールスパスとして扱う.提案手法では，高位合成の入力である動作記述と高位合成後のRTL回路との関係を表す入出力依存グラフ及びRTL回路を用いて，フォールスパス判定を行う．提案手法は全てのRTLパスをフォールスパス判定の対象としており，従来手法では判定対象外であったRTLパスのフォールス判定も可能である．提案手法の有効性を実験で示す． |
| （英） | This paper proposes a method of RTL false path identification using high level synthesis information. By using the false path information, we can not only facilitate process of test generation and test application but also avoid over testing. This paper is based on the non-robust test, which is widely supported in current ATPG systems for path delay faults, to identify false paths. We regard the paths that have neither robust nor non-robust testable path delay fault as false paths. In this work, we identify false paths in an RTL circuit by using Input-Output (I/O) dependence graphs which indicate a relation between the behavioral description which is input of high level synthesis and the RTL circuit which is output of high level synthesis. In this work, we deal with all the RTL paths in a circuit including paths that cannot be handled by our previous method. Experimental results show the effectiveness of the proposed method. | |
| キーワード | （和） | RTLフォールスパス / パス遅延故障 / 高位合成 / ノンロバスト活性化 / / / / |
| （英） | RTL false path / path delay fault / high level synthesis / non-robust sensitization / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 482, DC2007-77, pp. 63-68, 2008年2月. | |
| 資料番号 | DC2007-77 | |
| 発行日 | 2008-02-01 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2007-77 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2008-02-08 - 2008-02-08 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2008-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 高位合成情報を用いたRTLフォールスパス判定 |
| サブタイトル（和） | |
| タイトル（英） | RTL False Path Identification Using High Level Synthesis Information |
| サブタイトル（英） | |
| キーワード(1)（和/英） | RTLフォールスパス / RTL false path |
| キーワード(2)（和/英） | パス遅延故障 / path delay fault |
| キーワード(3)（和/英） | 高位合成 / high level synthesis |
| キーワード(4)（和/英） | ノンロバスト活性化 / non-robust sensitization |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 池田 直嗣 / Naotsugu Ikeda / イケダ ナオツグ |
| 第1著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第2著者 氏名（和/英/ヨミ） | 大竹 哲史 / Satoshi Ohtake / オオタケ サトシ |
| 第2著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第3著者 氏名（和/英/ヨミ） | 井上 美智子 / Michiko Inoue / イノウエ ミチコ |
| 第3著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第4著者 氏名（和/英/ヨミ） | 藤原 秀雄 / Hideo Fujiwara / フジワラ ヒデオ |
| 第4著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-02-08 14:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2007-77 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.482 |
| ページ範囲 | pp.63-68 |
| ページ数 | 6 |
| 発行日 | 2008-02-01 (DC) |
[研究会発表申込システムのトップページに戻る]