講演抄録/キーワード |
講演名 |
2008-03-07 17:00
3次元型トランジスタFinFETによるLSIの高密度設計法 ~ CMOSセルライブラリを用いたパターン面積の縮小効果の検討 ~ ○岡本恵介・小泉圭輔・廣島 佑・渡辺重佳(湘南工科大) VLD2007-170 ICD2007-193 エレソ技報アーカイブへのリンク:ICD2007-193 |
抄録 |
(和) |
3次元型トランジスタを用いたシステムLSI設計法、特に素子領域のパターン面積の縮小効果について検討した(検討したモチーフはNAND,NOR等の基本回路とテーパ型バッファ回路)。この検討により、FinFETを用いることでパターン面積が大幅に削減できる可能性が有ることがわかった。そこで、CMOSセルライブラリへ“平面型+FinFET型”方式を適用し、側壁チャネル幅を最適化することにより、動作速度、消費電力等の性能を犠牲にする事無くシステムLSIの素子領域のパターン面積を従来の平面型の場合の約40%に縮小できることを示した。今後設計上の幾つかの検討項目を解決することにより、“平面型+FinFET型”方式は将来のシステムLSI実現の有力な候補になる。 |
(英) |
(Not available yet) |
キーワード |
(和) |
システムLSI / 3次元型トランジスタ / FinFET / チャネル幅 / 側壁チャネル幅 / セルライブラリ / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 107, no. 511, ICD2007-193, pp. 81-86, 2008年3月. |
資料番号 |
ICD2007-193 |
発行日 |
2008-02-29 (VLD, ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2007-170 ICD2007-193 エレソ技報アーカイブへのリンク:ICD2007-193 |