| 講演抄録/キーワード |
| 講演名 |
2008-03-13 11:15
動的再構成可能なシストリック・アレイの一構成法 ○石村俊介・金杉昭徳(東京電機大) SIS2007-70 |
| 抄録 |
(和) |
動的再構成デバイスは,ASIC の高速性とFPGA の柔軟性,そして優れた面積効率を持つデバイスとして近年注目されている.本稿では,シストリック・アレイの動的再構成を可能にする要素ブロック(DRSAB)を提案する.行列演算を行う単純なPE を用いてアレイを構築し,規模の異なる問題に適応する.また,計算資源を部分的に再構成して,問題を処理する.本稿では,シミュレーションによって,提案する手法の有効性を確認する. |
| (英) |
The Dynamically Reconfigurable Device which has high-speed performance of ASIC, flexibility of FPGA and high area efficiency is paid to attention recently. In this paper, we propose an element-block (DRSAB) which allows dynamic reconfiguration of systolic array. The array is constructed with simple PEs operating matrix calculation, and it is adapted to different size problems. In addition, the array can manage parallel processing by partially reconstructing the computing resources. The effectiveness of proposed DRSAB is confirmed with simulation. |
| キーワード |
(和) |
動的再構成 / シストリック・アレイ / プロセッシング・エレメント / 信号処理 / / / / |
| (英) |
Reconfigurable / Systolic Array / Processing Element / Digital signal processing / / / / |
| 文献情報 |
信学技報, vol. 107, no. 547, SIS2007-70, pp. 11-16, 2008年3月. |
| 資料番号 |
SIS2007-70 |
| 発行日 |
2008-03-06 (SIS) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
SIS2007-70 |