講演抄録/キーワード |
講演名 |
2008-03-27 08:45
負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価 ○山口誠一朗・大山裕一郎(九大)・国武勇次(九工大)・松村忠幸・石飛百合子・山口聖貴・李 東勲・金田裕介(九大)・舟木敏正(九工大)・室山真徳・石原 亨・佐藤寿倫(九大) DC2007-84 CPSY2007-80 |
抄録 |
(和) |
動的可変電圧プロセッサ(以下DVSプロセッサ)の代用となるマルチパフォーマンスプロセッサについて述べる.マルチパフォーマンスプロセッサはプロセッサコア内に複数のPE(Processing Element)コアと連想度を動的に変更可能なキャッシュメモリを搭載する.PEコアはすべて同じ命令セットアーキテクチャを持つが消費エネルギーと動作性能が異なる.アプリケーションの負荷に応じて適応的に一つのPEコアとキャッシュメモリの連想度を選択することによりピーク性能を保ちつつプログラム実行に必要なエネルギー消費を削減することが出来る.PEコアの切り替えは約1$\mu$秒で行うことが出来る.本稿では,商用の90nmプロセスを利用して設計したマルチパフォーマンスプロセッサの実現例を紹介しその評価結果を報告する. |
(英) |
This paper presents an energy efficient processor which can be used as a design alternative for the dynamic voltage scaling (DVS) processors in embedded system design. The processor core consists of multiple PE (processing element) cores and a scalable set-associative cache memory. The major advantage over the DVS processors is a small overhead for changing its operating speeds. Our processor can change its speeds in 1u second while conventional DVS processors need hundreds of microseconds for the performance transition. |
キーワード |
(和) |
マイクロプロセッサ / 低消費電力設計 / / / / / / |
(英) |
microprocessor / low power design / / / / / / |
文献情報 |
信学技報, vol. 107, no. 559, DC2007-84, pp. 1-6, 2008年3月. |
資料番号 |
DC2007-84 |
発行日 |
2008-03-20 (DC, CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
DC2007-84 CPSY2007-80 |