お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-03-28 16:35
完全差動ヒステリシス2ポートVCCSカオス発振回路
濱田卓矢東京電機大)・堀尾喜彦東京電機大/JST)・合原一幸JST/東大NLP2007-180
抄録 (和) ヒステリシス2P-VCCSカオス発振器の完全差動回路構成を提案する.完全差動回路化することにより,偶数次高調波歪みを抑制することができる等の利点がある.特に同相で混入するディジタルノイズに強いため,アナログ回路とディジタル回路を混載したミックスド・シグナル大規模集積回路に適している.また,通常ではシングルエンド構成を完全差動回路化することで回路構成が2倍程度になる.しかし,提案する完全差動回路構成では,元となるシングルエンド回路中の回路構成要素の出力部分を差動化することで回路全体の差動化を行うことにより,回路規模の増加を抑えている.さらに,提案する完全差動ヒステリシス2P-VCCSカオス発振回路をTSMC 0.35 um CMOS プロセスを用いて集積回路化する.また,SPICEシミュレーションから得られたクワッドスクリューアトラクタ等を含む多彩なカオスアトラクタの例を示す. 
(英) We propose a fully-differential hysteresis two-port VCCS chaotic oscillator. The fully-differential circuit structure has some advantages over the single-ended counterpart such as cancellation of even-order harmonic distortions. In particular, the proposed circuit is suitable for a mixed analog/digital signal LSI because it is insensitive to the common-mode digital noise. In general, a differential circuit occupies almost twice as much area as its single-ended version. In contrast, the proposed circuit is simple and small, because we derive the fully-differential circuit by only modifying the output ports of the constituent circuits of the original single-ended two-port VCCS circuit. Moreover, we implement the fully-differential hysteresis 2P-VCCS chaotic circuit using TSMC 0.35 um CMOS process. We illustrate through SPICE simulations a variety of dynamics from the proposed circuit including a quad screw attractor.
キーワード (和) カオス / ヒステリシス / 完全差動回路 / / / / /  
(英) Chaos / Hysteresis / Fully-Differential Circuit / / / / /  
文献情報 信学技報, vol. 107, no. 561, NLP2007-180, pp. 79-84, 2008年3月.
資料番号 NLP2007-180 
発行日 2008-03-21 (NLP) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード NLP2007-180

研究会情報
研究会 NLP  
開催期間 2008-03-27 - 2008-03-28 
開催地(和) 神戸大学 
開催地(英)  
テーマ(和) 一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 NLP 
会議コード 2008-03-NLP 
本文の言語 日本語 
タイトル(和) 完全差動ヒステリシス2ポートVCCSカオス発振回路 
サブタイトル(和)  
タイトル(英) A Fully-Differential Hysteresis Two-Port VCCS Chaotic Oscillator 
サブタイトル(英)  
キーワード(1)(和/英) カオス / Chaos  
キーワード(2)(和/英) ヒステリシス / Hysteresis  
キーワード(3)(和/英) 完全差動回路 / Fully-Differential Circuit  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 濱田 卓矢 / Takuya Hamada / ハマダ タクヤ
第1著者 所属(和/英) 東京電機大学 (略称: 東京電機大)
Tokyo Denki University (略称: Tokyo Denki Univ.)
第2著者 氏名(和/英/ヨミ) 堀尾 喜彦 / Yoshihiko Horio / ホリオ ヨシヒコ
第2著者 所属(和/英) 東京電機大学/JST (略称: 東京電機大/JST)
Tokyo Denki University (略称: Tokyo Denki Univ.)
第3著者 氏名(和/英/ヨミ) 合原 一幸 / Kazuyuki Aihara / アイハラ カズユキ
第3著者 所属(和/英) JST/東大 (略称: JST/東大)
Tokyo University (略称: Tokyo Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2008-03-28 16:35:00 
発表時間 25分 
申込先研究会 NLP 
資料番号 NLP2007-180 
巻番号(vol) vol.107 
号番号(no) no.561 
ページ範囲 pp.79-84 
ページ数
発行日 2008-03-21 (NLP) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会