| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-05-13 10:00 回路面積指向レジスタ・キャッシュの評価 ○塩谷亮太（東大）・入江英嗣（JST）・五島正裕・坂井修一（東大） エレソ技報アーカイブへのリンク：  ICD2008-19 |
|
| 抄録 | （和） | レジスタ・ファイルは，最近のスーパスカラ・プロセッサの構成要素のうち，もっとも高コストなものの1 つとなっている．本稿では，我々が提案した，レジスタ・ファイルの回路面積の縮小を目的とする回路面積指向レジスタ・キャッシュの評価と議論を行う．既存のレジスタ・キャッシュは，通常のキャッシュと同様，アクセス・レイテンシの短縮とそれによるパイプライン段数の縮小を第一の目的としている．それに対し，回路面積指向レジスタ・キャッシュの第一の目的は，回路面積の縮小であって，アクセス・レイテンシの短縮を図らない．評価により，回路面積指向レジスタ・キャッシュでは，性能をほとんど落とすことなく，メイン・レジスタ・ファイルのポート数を4 まで減らすことができ，その回路規模をおよそ1=9 程度にすることができることを確かめた． |
| （英） | Register file is one of the most costly units in recent superscalar processor. In this paper, we evaluate Area-oriented Register Cache which we previously proposed. Conventional register cache aims at reducing access latency and shortening pipeline. Area-oriented Register Cache, on the other hand, aims at reducing area and does not reduce latency. The evaluation shows that Area-oriented Register Cache can reduce number of ports of main register file to 4 without performance penalty and downsize circuit area to roughly 1/9. | |
| キーワード | （和） | レジスタ・ファイル / レジスタ・キャッシュ / 回路面積 / / / / / |
| （英） | Register File / Register Cache / Circuit Area / / / / / | |
| 文献情報 | 信学技報, vol. 108, pp. 13-18, 2008年5月. | |
| 資料番号 | ||
| 発行日 | 2008-05-06 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ICD2008-19 |
|
| 研究会情報 | |
| 研究会 | ICD IPSJ-ARC |
| 開催期間 | 2008-05-13 - 2008-05-14 |
| 開催地（和） | 日立中央研究所 |
| 開催地（英） | |
| テーマ（和） | 集積回路とアーキテクチャの協創 ～どう繋ぐ？どう使う？マルチコア～ |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | IPSJ-ARC |
| 会議コード | 2008-05-ICD-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 回路面積指向レジスタ・キャッシュの評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of Area-Oriented Register Cache |
| サブタイトル（英） | |
| キーワード(1)（和/英） | レジスタ・ファイル / Register File |
| キーワード(2)（和/英） | レジスタ・キャッシュ / Register Cache |
| キーワード(3)（和/英） | 回路面積 / Circuit Area |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 塩谷 亮太 / Ryota Shioya / シオヤ リョウタ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. Tokyo) |
| 第2著者 氏名（和/英/ヨミ） | 入江 英嗣 / Hidetsugu Irie / イリエ ヒデツグ |
| 第2著者 所属（和/英） | 科学技術振興機構 (略称： JST) Japan Science and Technology Agency (略称： JST) |
| 第3著者 氏名（和/英/ヨミ） | 五島 正裕 / Masahiro Goshima / ゴシマ マサヒロ |
| 第3著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. Tokyo) |
| 第4著者 氏名（和/英/ヨミ） | 坂井 修一 / Shuichi Sakai / サカイ シュウイチ |
| 第4著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Univ. Tokyo) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-05-13 10:00:00 |
| 発表時間 | 30分 |
| 申込先研究会 | IPSJ-ARC |
| 資料番号 | ICD2008-19 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.28 |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2008-05-06 (ICD) |
[研究会発表申込システムのトップページに戻る]