| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-05-14 14:15 演算/メモリ性能バランスを考慮したCMP向けヘルパースレッド実行方式の提案と評価 ○今里賢一・福本尚人・井上弘士・村上和彰（九大） エレソ技報アーカイブへのリンク：  ICD2008-31 |
|
| 抄録 | （和） | 複数のプロセッサコアを1チップに搭載するチップマルチプロセッサ(CMP)が現在 注目されている. チップ内スレッドレベル並列処理により高い演算性能を得るこ とができるためである．しかしながら，メモリバンド幅の制約や複数コア搭載に よるメモリアクセス頻度の増加により，メモリウォール問題が深刻化する．その 結果，多くのメモリ参照を必要とする並列プログラムの実行においては実効性能 が低下するといった問題が生じる．そこで本稿では，CMPの性能向上を目的として，演算性能とメモリ性能のバランスを考慮したヘルパースレッド実行方式を提案する．従来の方式では，スレッドレベル並列性を高めるため，搭載された全てのプロセッサコアを利用して並列プログラムを実行する．これに対し，提案方式では，一部のプロセッサコアをプリフェッチを行うヘルパースレッドに割当てる．ヘルパースレッドの最適な数が既知であると仮定して提案方式の性能を評価した結果，従来方式と比較して，最大で47\%の性能向上を得ることができた． |
| （英） | Conventional CMPs attempt to exploit the thread-level parallelism (TLP) by using all of the cores integrated in a chip. However, this kind of straightforward way does not always achieve the best performance. This is because the memory-wall problem becomes more critical in CMPs, resulting in poor performance in spite of high TLP. To solve this issue, we propose an efficient thread management technique, called performance balancing. We dare to throttle the TLP to execute software prefetchers as helper-threads. Our experimental results show 47\% speed up in the best case compared with a conventional parallel execution. |
|
| キーワード | （和） | チップマルチプロセッサ / 並列処理 / プリフェッチ / ヘルパースレッド / / / / |
| （英） | chip multiprocessor / parallel processing / prefetching / helper thread / / / / | |
| 文献情報 | 信学技報, vol. 108, pp. 75-80, 2008年5月. | |
| 資料番号 | ||
| 発行日 | 2008-05-06 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ICD2008-31 |
|
| 研究会情報 | |
| 研究会 | ICD IPSJ-ARC |
| 開催期間 | 2008-05-13 - 2008-05-14 |
| 開催地（和） | 日立中央研究所 |
| 開催地（英） | |
| テーマ（和） | 集積回路とアーキテクチャの協創 ～どう繋ぐ？どう使う？マルチコア～ |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | IPSJ-ARC |
| 会議コード | 2008-05-ICD-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 演算/メモリ性能バランスを考慮したCMP向けヘルパースレッド実行方式の提案と評価 |
| サブタイトル（和） | |
| タイトル（英） | Performance Balancing: An Efficient Helper-Thread Execution on CMPs |
| サブタイトル（英） | |
| キーワード(1)（和/英） | チップマルチプロセッサ / chip multiprocessor |
| キーワード(2)（和/英） | 並列処理 / parallel processing |
| キーワード(3)（和/英） | プリフェッチ / prefetching |
| キーワード(4)（和/英） | ヘルパースレッド / helper thread |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 今里 賢一 / Kenichi Imazato / イマザト ケンイチ |
| 第1著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 福本 尚人 / Naoto Fukumoto / フクモト ナオト |
| 第2著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 井上 弘士 / Koji Inoue / イノウエ コウジ |
| 第3著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 村上 和彰 / Kazuaki Murakami / ムラカミ カズアキ |
| 第4著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-05-14 14:15:00 |
| 発表時間 | 30分 |
| 申込先研究会 | IPSJ-ARC |
| 資料番号 | ICD2008-31 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.28 |
| ページ範囲 | pp.75-80 |
| ページ数 | 6 |
| 発行日 | 2008-05-06 (ICD) |
[研究会発表申込システムのトップページに戻る]