| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-05-14 17:30 チップマルチプロセッサにおけるメモリ負荷変動の定量的解析 ○山口光章・井上弘士・村上和彰（九大） エレソ技報アーカイブへのリンク：  ICD2008-37 |
|
| 抄録 | （和） | 複数コアを1 チップに搭載するチップマルチプロセッサ(CMP) が注目されている．CMP では，チップ内並列処理により高い演算性能を達成することができる．共有型キャッシュを搭載するCMP の場合，各コアは最大でキャッシュの全容量を利用可能となる．しかしながら，その反面，複数アプリケーションを同時に実行した場合には，複数コアによるキャッシュアクセスが発生するため競合性ミスが増加する．その結果，あるコアにおけるプログラム実行性能が，他コアで実行されるプログラム特性よって大きな影響を受ける．したがって，CMP 性能を最大限引き出すためには，共有型キャッシュの最適化が極めて重要となる．そこで本稿では，キャッシュ共有型CMP を対象とし，複数アプリケーションの同時実行によるメモリ負荷変動を定量的に解析した．解析の結果, あるプログラム実行において，他コアとの競合性ミスに起因するメモリ負荷の増加が「大きく発生する区間」と「さほど発生しない区間」が存在することが分かった． |
| （英） | Integrating multiple processor cores into a single chip, or chip-multiprocessors (CMPs) is one of the most promising approaches to achieve high-performance and low-power consumption at the same time. In CMPs employing a sheared L2 cache, conflict misses may be increased, because all of the cores share the limited cache resource. To solve this problem, this paper quantitatively analyzes the memory workload on CMPs. By means of observing the transition of a CPI stack, we can discuss the detail of the memory behavior. In this analysis, it is observed that intra- and inter-programs, there are time period in which the conflicts frequently take place. |
|
| キーワード | （和） | チップマルチプロセッサ / 共有型キャッシュメモリ / / / / / / |
| （英） | CMP / shared cache memory / / / / / / | |
| 文献情報 | 信学技報, vol. 108, pp. 111-116, 2008年5月. | |
| 資料番号 | ||
| 発行日 | 2008-05-06 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ICD2008-37 |
|
| 研究会情報 | |
| 研究会 | ICD IPSJ-ARC |
| 開催期間 | 2008-05-13 - 2008-05-14 |
| 開催地（和） | 日立中央研究所 |
| 開催地（英） | |
| テーマ（和） | 集積回路とアーキテクチャの協創 ～どう繋ぐ？どう使う？マルチコア～ |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | IPSJ-ARC |
| 会議コード | 2008-05-ICD-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | チップマルチプロセッサにおけるメモリ負荷変動の定量的解析 |
| サブタイトル（和） | |
| タイトル（英） | Quantitative Analysis of Memory Workload on Chip-Multiprocessors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | チップマルチプロセッサ / CMP |
| キーワード(2)（和/英） | 共有型キャッシュメモリ / shared cache memory |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 山口 光章 / Mitsuaki Yamaguchi / ヤマグチ ミツアキ |
| 第1著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 井上 弘士 / Koji Inoue / イノウエ コウジ |
| 第2著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 村上 和彰 / Kazuaki Murakami / ムラカミ カズアキ |
| 第3著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-05-14 17:30:00 |
| 発表時間 | 30分 |
| 申込先研究会 | IPSJ-ARC |
| 資料番号 | ICD2008-37 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.28 |
| ページ範囲 | pp.111-116 |
| ページ数 | 6 |
| 発行日 | 2008-05-06 (ICD) |
[研究会発表申込システムのトップページに戻る]