| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-05-14 09:30 9つのCPUと2つのマトリクスプロセッサを搭載したヘテロジニアス・マルチコアSoCの開発と評価 ○中島雅美・石見幸一・奥村直人・桝井規雄・山本 治・近藤弘郁（ルネサステクノロジ）  ICD2008-26 エレソ技報アーカイブへのリンク：ICD2008-26 |
|
| 抄録 | （和） | 高性能・低消費電力が要求される様々なアプリケーション(認識，推論，計測，制御，セキュリティなど)に対応するためのマルチコアSoCを開発した．本SoCは，3種類のシンセサイザブルプロセッサ(8つのCPU:M32R，2つのマルチバンク・マトリクスプロセッサ:MBMX，1つコントローラ:M32C)を集積しており，それぞれ，1GHz, 500MHz，500MHzで動作する．これらのプロセッサは，高帯域のマルチレイヤ・システムバスで接続されている．8つのCPUは，キャッシュ・コヒーレンス・メカニズムを用いたパイプランバスで接続されており，また，バストラフィックを削減するために，512kBのL2キャッシュメモリを共有している．マルチバンク・マトリクスプロセッサは，2リード/1ライトの演算とバックグラウンドでのI/O動作が可能である．1GHz動作のCPUは，様々なアプリケーション，プロセステクノロジに適用可能なディレイモニタで構成されるディレイ・マネジメント・ネットワークを用いることで実現された．9つのCPUと2つのマトリクスプロセッサを搭載した本コンフィギャラブル・ヘテロジニアス・アーキテクチャにより，消費電力は45%削減可能である． |
| （英） | A multicore SoC has been developed for various applications (recognition, inference, measurement, control and security) that require high-performance processing and low power consumption. This SoC integrates three types of synthesizable processors: eight CPUs (M32R), two multi-bank matrix processors (MBMX), and a controller (M32C). These processors operate at 1GHz, 500MHz and 500MHz, respectively. These three types of processors are interconnected on this chip with a high-bandwidth multi-layer system bus. The eight CPUs are connected to a common pipelined bus using a cache coherence mechanism. Additionally, a 512-KB L2 cache memory is shared by the eight CPUs to reduce internal bus traffic. A multi-bank matrix processor with 2-read/1-write calculation and background I/O operation has been adopted. The 1-GHz CPU is realized using a delay management network which consists of delay monitors that can be applied for any kind of application or process technology. Our configurable heterogeneous architecture with 9 CPUs and 2 matrix processors reduces power consumption by 45%. | |
| キーワード | （和） | ヘテロジニアス・マルチコアプロセッサ / コンフィギャラブルプロセッサ / マトリクスプロセッサ / ディレイモニタ / クロックディレイ・アジャスタ / / / |
| （英） | Heterogeneous multicore processor / Configurable processor / Matrix processor / Delay monitor / Clock delay adjuster / / / | |
| 文献情報 | 信学技報, vol. 108, no. 28, ICD2008-26, pp. 45-50, 2008年5月. | |
| 資料番号 | ICD2008-26 | |
| 発行日 | 2008-05-06 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2008-26 エレソ技報アーカイブへのリンク：ICD2008-26 |
|
| 研究会情報 | |
| 研究会 | ICD IPSJ-ARC |
| 開催期間 | 2008-05-13 - 2008-05-14 |
| 開催地（和） | 日立中央研究所 |
| 開催地（英） | |
| テーマ（和） | 集積回路とアーキテクチャの協創 ～どう繋ぐ？どう使う？マルチコア～ |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2008-05-ICD-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 9つのCPUと2つのマトリクスプロセッサを搭載したヘテロジニアス・マルチコアSoCの開発と評価 |
| サブタイトル（和） | |
| タイトル（英） | Design and Evaluation of a Heterogeneous Multicore SoC with 9 CPUs and 2 Matrix Processors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ヘテロジニアス・マルチコアプロセッサ / Heterogeneous multicore processor |
| キーワード(2)（和/英） | コンフィギャラブルプロセッサ / Configurable processor |
| キーワード(3)（和/英） | マトリクスプロセッサ / Matrix processor |
| キーワード(4)（和/英） | ディレイモニタ / Delay monitor |
| キーワード(5)（和/英） | クロックディレイ・アジャスタ / Clock delay adjuster |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 中島 雅美 / Masami Nakajima / ナカジマ マサミ |
| 第1著者 所属（和/英） | 株式会社ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas) |
| 第2著者 氏名（和/英/ヨミ） | 石見 幸一 / Koichi Ishimi / イシミ コウイチ |
| 第2著者 所属（和/英） | 株式会社ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas) |
| 第3著者 氏名（和/英/ヨミ） | 奥村 直人 / Naoto Okumura / オクムラ ナオト |
| 第3著者 所属（和/英） | 株式会社ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas) |
| 第4著者 氏名（和/英/ヨミ） | 桝井 規雄 / Norio Masui / マスイ ノリオ |
| 第4著者 所属（和/英） | 株式会社ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas) |
| 第5著者 氏名（和/英/ヨミ） | 山本 治 / Osamu Yamamoto / ヤマモト オサム |
| 第5著者 所属（和/英） | 株式会社ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas) |
| 第6著者 氏名（和/英/ヨミ） | 近藤 弘郁 / Hiroyuki Kondo / コンドウ ヒロユキ |
| 第6著者 所属（和/英） | 株式会社ルネサステクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-05-14 09:30:00 |
| 発表時間 | 30分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2008-26 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.28 |
| ページ範囲 | pp.45-50 |
| ページ数 | 6 |
| 発行日 | 2008-05-06 (ICD) |
[研究会発表申込システムのトップページに戻る]