お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-06-20 13:50
同時多重に発生する過渡故障を前提とした高信頼プロセッサ設計
木村真琴新井雅之・○福本 聡岩崎一彦首都大東京DC2008-13
抄録 (和) 近年の半導体関連技術は微細化,低消費電力化,高性能化を主軸に目覚ましい進歩を遂げてきた.しかし,これらの技術進歩は過渡故障に対する半導体素子の耐性低下を同時にもたらしてきた.現在の過渡故障対策は高々数ビットの誤りを前提としており,回路内の複数の部位で誤りが発生した場合などには対応できない.これを踏まえ,本研究では過渡故障が同時多重に発生する事態を想定して,
車載用や航空宇宙用など特定用途向けに,プロセッサを高信頼化する手法を提案する.具体的な故障モデルとして,キャパシタ放電に伴う電磁波による過渡故障を仮定する.この故障モデルでは,従来の高信頼化手法が適切に機能しない可能性がある.提案手法は,一般的な二重化と比較による誤り検出に時間的冗長性を加えることでこれに対応する.この方式では命令1ステートごとに演算と比較を行うため,通常のプロセッサに比べ2倍の実行時間を要するが,信頼性の著しい向上が見込める.この方式を適用したプロセッサをハードウェア記述言語VHDLで記述し,顕在化した誤りに対する状態回復率を信頼性の評価尺度として,シミュレーションによる評価を行った. 
(英) We propose the methodology to make a highly reliable processor against multiple simultaneous transient faults. In our proposal, the electromagnetic waves caused by short-circuit discharge of a capacitor is adopted as fault model. Since the basic concept of our methodology is space and time redundancy, we expected notable improvement of dependability in exchange for hardware and performance overheads. We applied the methodology to the processor described by VHDL and evaluated its reliability by logic simulation considering the recovery rate against activated errors as a reliability evaluation measure.
キーワード (和) 過渡故障 / 同時多重発生故障 / 高信頼プロセッサ / / / / /  
(英) Transient Fault / Multiple Simultaneous Faults / Highly Dependable Processor / / / / /  
文献情報 信学技報, vol. 108, no. 99, DC2008-13, pp. 13-18, 2008年6月.
資料番号 DC2008-13 
発行日 2008-06-13 (DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2008-13

研究会情報
研究会 DC  
開催期間 2008-06-20 - 2008-06-20 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg 
テーマ(和) 設計/テスト/検証 
テーマ(英) Design, Test, Verification 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2008-06-DC 
本文の言語 日本語 
タイトル(和) 同時多重に発生する過渡故障を前提とした高信頼プロセッサ設計 
サブタイトル(和)  
タイトル(英) A Design of Highly Dependable Processor with the Tolerance to Multiple Simultaneous Transient Faults 
サブタイトル(英)  
キーワード(1)(和/英) 過渡故障 / Transient Fault  
キーワード(2)(和/英) 同時多重発生故障 / Multiple Simultaneous Faults  
キーワード(3)(和/英) 高信頼プロセッサ / Highly Dependable Processor  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 木村 真琴 / Makoto Kimura / キムラ マコト
第1著者 所属(和/英) 首都大学東京 (略称: 首都大東京)
Tokyo Metropolitan University (略称: Tokyo Metroplitan Univ.)
第2著者 氏名(和/英/ヨミ) 新井 雅之 / Masayuki Arai / アライ マサユキ
第2著者 所属(和/英) 首都大学東京 (略称: 首都大東京)
Tokyo Metropolitan University (略称: Tokyo Metroplitan Univ.)
第3著者 氏名(和/英/ヨミ) 福本 聡 / Satoshi Fukumoto / フクモト サトシ
第3著者 所属(和/英) 首都大学東京 (略称: 首都大東京)
Tokyo Metropolitan University (略称: Tokyo Metroplitan Univ.)
第4著者 氏名(和/英/ヨミ) 岩崎 一彦 / Kazuhiko Iwasaki / イワサキ カズヒコ
第4著者 所属(和/英) 首都大学東京 (略称: 首都大東京)
Tokyo Metropolitan University (略称: Tokyo Metroplitan Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第3著者 
発表日時 2008-06-20 13:50:00 
発表時間 25分 
申込先研究会 DC 
資料番号 DC2008-13 
巻番号(vol) vol.108 
号番号(no) no.99 
ページ範囲 pp.13-18 
ページ数
発行日 2008-06-13 (DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会