ご案内 入会して研究会活動をもっとお得に!研究会参加費・年間登録費が会員価格になります。
お知らせ 【重要】研究会参加費の支払いおよび原稿アップロード手続きの変更に関するご案内
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-07-11 11:35
CMOS Digitally Controlled Programmable Gain Amplifier (PGA) with DC Offset Cancellation
Kyunghoon KimJinwook BurnSogang Univ.ED2008-85 SDM2008-104
抄録 (和) This paper presents a programmable gain amplifier (PGA) to integrate a RF direct-conversion receiver for DVB-H / T-DMB standards. The proposed CMOS PGA includes both a digital controlled gain amplifier to improve linearity and DC input offset voltage cancellation. The PGA for the mobile TVs requires specifications such as 3-dB bandwidth of 1MHz and wide dynamic range of more than 40 dB.
The PGA is composed of three parts, an amplification core, a digital gain control circuit and a DC offset cancellation circuit. The PGA (amplification) core block is a current mode amplifier with a digital gain controller consists of switched resister array structure. The DC offset cancellation block is based on RC low-pass filter which is connected to input of the PGA core to feedback a nearly DC signal , so that nearly DC signal has a high close-loop gain for elimination of the offset voltage.
The proposed PGA is designed using TSMC 0.25 µm CMOS technology library, and which shows dynamic range of 40 dB with 2.5 dB gain steps throughout 2 MHz desired -3-dB bandwidth. All Circuits were designed with the supply voltage of 3.3V. The power dissipation is 8.36mW 
(英) This paper presents a programmable gain amplifier (PGA) to integrate a RF direct-conversion receiver for DVB-H / T-DMB standards. The proposed CMOS PGA includes both a digital controlled gain amplifier to improve linearity and DC input offset voltage cancellation. The PGA for the mobile TVs requires specifications such as 3-dB bandwidth of 1MHz and wide dynamic range of more than 40 dB.
The PGA is composed of three parts, an amplification core, a digital gain control circuit and a DC offset cancellation circuit. The PGA (amplification) core block is a current mode amplifier with a digital gain controller consists of switched resister array structure. The DC offset cancellation block is based on RC low-pass filter which is connected to input of the PGA core to feedback a nearly DC signal , so that nearly DC signal has a high close-loop gain for elimination of the offset voltage.
The proposed PGA is designed using TSMC 0.25 µm CMOS technology library, and which shows dynamic range of 40 dB with 2.5 dB gain steps throughout 2 MHz desired -3-dB bandwidth. All Circuits were designed with the supply voltage of 3.3V. The power dissipation is 8.36mW
キーワード (和) PGA / GAIN / Digitally / Amplifier / Offset / Cancellation / /  
(英) PGA / GAIN / Digitally / Amplifier / Offset / Cancellation / /  
文献情報 信学技報, vol. 108, no. 122, SDM2008-104, pp. 243-248, 2008年7月.
資料番号 SDM2008-104 
発行日 2008-07-02 (ED, SDM) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ED2008-85 SDM2008-104

研究会情報
研究会 SDM ED  
開催期間 2008-07-09 - 2008-07-11 
開催地(和) かでる2・7(札幌) 
開催地(英) Kaderu2・7 
テーマ(和) 第16回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2008) 
テーマ(英) 2008 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices 
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2008-07-SDM-ED 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) CMOS Digitally Controlled Programmable Gain Amplifier (PGA) with DC Offset Cancellation 
サブタイトル(英)  
キーワード(1)(和/英) PGA / PGA  
キーワード(2)(和/英) GAIN / GAIN  
キーワード(3)(和/英) Digitally / Digitally  
キーワード(4)(和/英) Amplifier / Amplifier  
キーワード(5)(和/英) Offset / Offset  
キーワード(6)(和/英) Cancellation / Cancellation  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) Kyunghoon Kim / Kyunghoon Kim /
第1著者 所属(和/英) Sogang University (略称: Sogang Univ.)
Sogang University (略称: Sogang Univ.)
第2著者 氏名(和/英/ヨミ) Jinwook Burn / Jinwook Burn /
第2著者 所属(和/英) Sogang University (略称: Sogang Univ.)
Sogang University (略称: Sogang Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
第21著者 氏名(和/英/ヨミ) / /
第21著者 所属(和/英) (略称: )
(略称: )
第22著者 氏名(和/英/ヨミ) / /
第22著者 所属(和/英) (略称: )
(略称: )
第23著者 氏名(和/英/ヨミ) / /
第23著者 所属(和/英) (略称: )
(略称: )
第24著者 氏名(和/英/ヨミ) / /
第24著者 所属(和/英) (略称: )
(略称: )
第25著者 氏名(和/英/ヨミ) / /
第25著者 所属(和/英) (略称: )
(略称: )
第26著者 氏名(和/英/ヨミ) / /
第26著者 所属(和/英) (略称: )
(略称: )
第27著者 氏名(和/英/ヨミ) / /
第27著者 所属(和/英) (略称: )
(略称: )
第28著者 氏名(和/英/ヨミ) / /
第28著者 所属(和/英) (略称: )
(略称: )
第29著者 氏名(和/英/ヨミ) / /
第29著者 所属(和/英) (略称: )
(略称: )
第30著者 氏名(和/英/ヨミ) / /
第30著者 所属(和/英) (略称: )
(略称: )
第31著者 氏名(和/英/ヨミ) / /
第31著者 所属(和/英) (略称: )
(略称: )
第32著者 氏名(和/英/ヨミ) / /
第32著者 所属(和/英) (略称: )
(略称: )
第33著者 氏名(和/英/ヨミ) / /
第33著者 所属(和/英) (略称: )
(略称: )
第34著者 氏名(和/英/ヨミ) / /
第34著者 所属(和/英) (略称: )
(略称: )
第35著者 氏名(和/英/ヨミ) / /
第35著者 所属(和/英) (略称: )
(略称: )
第36著者 氏名(和/英/ヨミ) / /
第36著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2008-07-11 11:35:00 
発表時間 15分 
申込先研究会 SDM 
資料番号 ED2008-85, SDM2008-104 
巻番号(vol) vol.108 
号番号(no) no.121(ED), no.122(SDM) 
ページ範囲 pp.243-248 
ページ数
発行日 2008-07-02 (ED, SDM) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会