講演抄録/キーワード |
講演名 |
2008-09-25 13:30
動的再構成可能プロセッサへのJPEGエンコーダの実装と評価 ○古島直道・渡邊誠也・名古屋 彰(岡山大) RECONF2008-24 |
抄録 |
(和) |
近年,動的再構成可能ハードウェアが注目され,研究が盛んになるとともにその有効性を定量的に評価することが重要になってきている.そこで,本稿ではアイピーフレックス社のDAPDNA-2 へJPEG エンコーダを実装し,その評価を行った結果を示す.DAPDNA-2 の動的再構成可能な並列処理エンジン(DNA)へJPEG エンコード処理の表色系の変換および2 次元離散コサイン変換を実装し,その他の処理を専用のRISC プロセッサ(DAP)へ実装した.DNA への処理の実装ではハードウェアリソースを有効に使用するために表色系の変換を行う回路を4並列に,2 次元離散コサイン変換を行う回路を2 並列に実装し,また,動的再構成に必要な制御処理時間の削減を目指す実装を行った.DNA へ実装した処理は入力画像のサイズが大きい場合には汎用PC(Pentium4 2.8GHz)と同等かそれ以上の処理速度を実現し,また,消費エネルギーはPC と比べ1/50 程度となることが確認された. |
(英) |
Recently, dynamically reconfigurable hardware has been attracted, the research becomes active, and quantitative evaluation for its availability is important. This paper describes an implementation of JPEG encoders on DAPDNA-2 which IPFlex Inc. developed, and its evaluation. We implemented a converter for color specification system and a two-dimensional DCT to DNA which is a parallel processing engine with dynamic reconfiguration in
DAPDNA-2, and implemented other parts of JPEG encoder to DAP which is a RISC processor core in DAPDNA-2. For efficient use of hardware resources, we implemented the circuits in two or four parallel. Furthermore we tried
to reduce control processing time of dynamic reconfiguration. As results of evaluation, we confirmed that the processing speed on a DNA was same as the speed on a PC (Pentium4 2.8GHz) or faster in case of an input image size is large, and energy consumption of DNA was about 1/50 compared with the PC. |
キーワード |
(和) |
動的再構成可能プロセッサ / JPEGエンコード / / / / / / |
(英) |
Dynamically Reconfigurable Processor / JPEG Encode / / / / / / |
文献情報 |
信学技報, vol. 108, no. 220, RECONF2008-24, pp. 7-12, 2008年9月. |
資料番号 |
RECONF2008-24 |
発行日 |
2008-09-18 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2008-24 |