お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-09-25 13:30
動的再構成可能プロセッサへのJPEGエンコーダの実装と評価
古島直道渡邊誠也名古屋 彰岡山大RECONF2008-24
抄録 (和) 近年,動的再構成可能ハードウェアが注目され,研究が盛んになるとともにその有効性を定量的に評価することが重要になってきている.そこで,本稿ではアイピーフレックス社のDAPDNA-2 へJPEG エンコーダを実装し,その評価を行った結果を示す.DAPDNA-2 の動的再構成可能な並列処理エンジン(DNA)へJPEG エンコード処理の表色系の変換および2 次元離散コサイン変換を実装し,その他の処理を専用のRISC プロセッサ(DAP)へ実装した.DNA への処理の実装ではハードウェアリソースを有効に使用するために表色系の変換を行う回路を4並列に,2 次元離散コサイン変換を行う回路を2 並列に実装し,また,動的再構成に必要な制御処理時間の削減を目指す実装を行った.DNA へ実装した処理は入力画像のサイズが大きい場合には汎用PC(Pentium4 2.8GHz)と同等かそれ以上の処理速度を実現し,また,消費エネルギーはPC と比べ1/50 程度となることが確認された. 
(英) Recently, dynamically reconfigurable hardware has been attracted, the research becomes active, and quantitative evaluation for its availability is important. This paper describes an implementation of JPEG encoders on DAPDNA-2 which IPFlex Inc. developed, and its evaluation. We implemented a converter for color specification system and a two-dimensional DCT to DNA which is a parallel processing engine with dynamic reconfiguration in
DAPDNA-2, and implemented other parts of JPEG encoder to DAP which is a RISC processor core in DAPDNA-2. For efficient use of hardware resources, we implemented the circuits in two or four parallel. Furthermore we tried
to reduce control processing time of dynamic reconfiguration. As results of evaluation, we confirmed that the processing speed on a DNA was same as the speed on a PC (Pentium4 2.8GHz) or faster in case of an input image size is large, and energy consumption of DNA was about 1/50 compared with the PC.
キーワード (和) 動的再構成可能プロセッサ / JPEGエンコード / / / / / /  
(英) Dynamically Reconfigurable Processor / JPEG Encode / / / / / /  
文献情報 信学技報, vol. 108, no. 220, RECONF2008-24, pp. 7-12, 2008年9月.
資料番号 RECONF2008-24 
発行日 2008-09-18 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2008-24

研究会情報
研究会 RECONF  
開催期間 2008-09-25 - 2008-09-26 
開催地(和) 岡山大学 
開催地(英) Okayama Univ. 
テーマ(和) リコンフィギャラブルシステム,一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2008-09-RECONF 
本文の言語 日本語 
タイトル(和) 動的再構成可能プロセッサへのJPEGエンコーダの実装と評価 
サブタイトル(和)  
タイトル(英) Implementation of JPEG Encoder on Dynamically Reconfigurable Processor and its Evaluation 
サブタイトル(英)  
キーワード(1)(和/英) 動的再構成可能プロセッサ / Dynamically Reconfigurable Processor  
キーワード(2)(和/英) JPEGエンコード / JPEG Encode  
キーワード(3)(和/英) /  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 古島 直道 / Naomichi Furushima / フルシマ ナオミチ
第1著者 所属(和/英) 岡山大学 (略称: 岡山大)
Okayama University (略称: Okayama Univ)
第2著者 氏名(和/英/ヨミ) 渡邊 誠也 / Nobuya Watanabe / ワタナベ ノブヤ
第2著者 所属(和/英) 岡山大学 (略称: 岡山大)
Okayama University (略称: Okayama Univ)
第3著者 氏名(和/英/ヨミ) 名古屋 彰 / Akira Nagoya / ナゴヤ アキラ
第3著者 所属(和/英) 岡山大学 (略称: 岡山大)
Okayama University (略称: Okayama Univ)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2008-09-25 13:30:00 
発表時間 30分 
申込先研究会 RECONF 
資料番号 RECONF2008-24 
巻番号(vol) vol.108 
号番号(no) no.220 
ページ範囲 pp.7-12 
ページ数
発行日 2008-09-18 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会