| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-09-26 12:50 ソフトコアプロセッサの高信頼化に向けた三重冗長実装の一検討 ○一ノ宮佳裕・田上士郎・石田智之・尼崎太樹・久我守弘・末吉敏則（熊本大）  RECONF2008-35 |
|
| 抄録 | （和） | SRAM 型FPGA は放射線などの影響が原因で専用回路と比べ信頼性が低い．我々は，リソースや動作周波数などでオーバヘッドを持つが，高い信頼性を確保できるTMR（Triple Modular Redundancy）に着目した．本稿では，設計自由度を考慮してソフトコアプロセッサをTMR 化し，リソースと動作周波数についての評価を行い，問 題点を明確にした．それを基に，リソース改善と動作周波数改善の目的で，ローカルメモリを共有するTMR 構成とプロセッサのキャッシュを有効にしたTMR 構成をそれぞれ検討し評価を行った．その結果，メモリを共有するTMR構成ではメモリリソースを効率良く利用できたが，25.0%の動作周波数低下を招いた．また，プロセッサのキャッシュを有効にしたTMR 構成では動作周波数を25.0%改善したが，メモリリソース量が125%増加することがわかった．ソフトコアプロセッサを実装する際にはトレードオフを考慮してTMR 構成を選択する必要がある． |
| （英） | SRAM-based FPGA has lower reliability than dedicated integrated circuit because of radiation effect. We focus on TMR (Triple Modular Redundancy) implementation which ensure high reliability in return for resource and clock overhead. In this paper, We implement TMR softcore processor considering about flexibility, and we estimate resource usage and operating frequency, to make clear its problem. To overcome TMR problems, we design two kind of TMR processor. : “Local Memory shared TMR” type, and “Cache enabled TMR” type and evaluate resource usage and operating frequency. As a result, “Local Memory shared TMR” type enabled efficient memory utilization, but it reduced 25.0% about operating frequency. “Cache enabled TMR” type improved 25.0% operating frequency in return for 125% memory resorce overhead. When implement TMR processor, we need to select TMR design according to the trade-offs. |
|
| キーワード | （和） | FPGA / TMR / 三重冗長化 / 高信頼化 / ソフトコアプロセッサ / / / |
| （英） | FPGA / triple modular redundancy / dependable processor / softcore processor / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 220, RECONF2008-35, pp. 75-80, 2008年9月. | |
| 資料番号 | RECONF2008-35 | |
| 発行日 | 2008-09-18 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2008-35 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2008-09-25 - 2008-09-26 |
| 開催地（和） | 岡山大学 |
| 開催地（英） | Okayama Univ. |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2008-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | ソフトコアプロセッサの高信頼化に向けた三重冗長実装の一検討 |
| サブタイトル（和） | |
| タイトル（英） | A Case Study of Reliable Softcore Processor Using TMR Technique |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | TMR / triple modular redundancy |
| キーワード(3)（和/英） | 三重冗長化 / dependable processor |
| キーワード(4)（和/英） | 高信頼化 / softcore processor |
| キーワード(5)（和/英） | ソフトコアプロセッサ / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 一ノ宮 佳裕 / Yoshihiro Ichinomiya / イチノミヤ ヨシヒロ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 田上 士郎 / Shiro Tanoue / タノウエ シロウ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 石田 智之 / Tomoyuki Ishida / イシダ トモユキ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 久我 守弘 / Morihiro Kuga / クガ モリヒロ |
| 第5著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第6著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-09-26 12:50:00 |
| 発表時間 | 30分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2008-35 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.220 |
| ページ範囲 | pp.75-80 |
| ページ数 | 6 |
| 発行日 | 2008-09-18 (RECONF) |
[研究会発表申込システムのトップページに戻る]