| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-09-26 13:50 再構成デバイスMPLDへの組み合わせ回路マッピング手法の検討 ○小田裕太郎・谷川一哉・弘中哲夫・平川直樹・戸口博昭（広島市大）・佐藤正幸（太陽誘電）  RECONF2008-37 |
|
| 抄録 | （和） | 我々は，メモリとしても使うことのできる再構成型デバイスであるMPLD の研究開 発を行っている．MPLDは主にメモリとLUT(Look Up Table) の双方として使用可能なMLUT を論理要素として導入し，その配置と配線を工夫することでFPGA(Field Programmable Gate Array)と同等以上の機能を実現できる可能性を持っている．しかし，MPLD に回路をマッピングする方法がFPGA とは異なる．そのため，MPLD を実用的に使用し，大規模な回路をマッピングするためのCADツールの開発が必要である. 本稿ではまず従来FPGAのCADツール設計フローを調査し，それを参考にMPLDアーキテクチャに適したCADツールを採用するためのマッピング手法について検討した．そして，MPLDアーキテクチャ向けの，組み合わせ回路をマッピングできるCADツールをC 言語で実装した．実装したCADツールを使って，組み合わせ回路をMPLD にマッピングすることができた． |
| （英） | As a novel Field Programmable Gate Array(FPGA), MPLD has been proposed. The MPLD consists of MLUTs. which has functions as LUT, switch block, and memory. By placing and connecting the neighboring MLUTs, MPLD can behave like conventional FPGA. However, the circuit mapping method is different from FPGA because of the large architecture difference. herefore, development of a novel CAD to map a large circuit into MPLD is needed for practical use. In this paper, a new CAD for MPLD is proposed. At first the conventional mapping method were investigated. Next, the method to map a circuit into MPLD was discussed. After that, the CAD for MPLD was developed by using C language which can map a combinational circuit. |
|
| キーワード | （和） | FPGA / MPLD / CAD / メモリ / / / / |
| （英） | FPGA / MPLD / CAD / memory / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 220, RECONF2008-37, pp. 87-92, 2008年9月. | |
| 資料番号 | RECONF2008-37 | |
| 発行日 | 2008-09-18 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2008-37 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2008-09-25 - 2008-09-26 |
| 開催地（和） | 岡山大学 |
| 開催地（英） | Okayama Univ. |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2008-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 再構成デバイスMPLDへの組み合わせ回路マッピング手法の検討 |
| サブタイトル（和） | |
| タイトル（英） | Consideration of Combinational Circuit Mapping Method for Reconfigurable Device MPLD |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | MPLD / MPLD |
| キーワード(3)（和/英） | CAD / CAD |
| キーワード(4)（和/英） | メモリ / memory |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小田 裕太郎 / Yutaro Oda / オダ ユウタロウ |
| 第1著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 谷川 一哉 / Kazuya Tanigawa / タニガワ カズヤ |
| 第2著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 弘中 哲夫 / Tetsuo Hironaka / ヒロナカ テツオ |
| 第3著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 平川 直樹 / Naoki Hirakawa / ヒラカワ ナオキ |
| 第4著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 戸口 博昭 / Hiroaki Toguchi / トグチ ヒロアキ |
| 第5著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 佐藤 正幸 / Masayuki Sato / サトウ マサユキ |
| 第6著者 所属（和/英） | 太陽誘電株式会社 (略称： 太陽誘電) Taiyo Yuden Co., Ltd. (略称： Taiyo Yuden) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-09-26 13:50:00 |
| 発表時間 | 30分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2008-37 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.220 |
| ページ範囲 | pp.87-92 |
| ページ数 | 6 |
| 発行日 | 2008-09-18 (RECONF) |
[研究会発表申込システムのトップページに戻る]