| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-09-29 15:10 ディジタルメディア向け動的再構成型プロセッサFE-GAへのFFTマッピングとその自動化手法 ○田村 亮・本間雅行・戸川 望・柳澤政生・大附辰夫（早大）・佐藤真琴（日立）  VLD2008-49 |
|
| 抄録 | （和） | 本稿では，動的再構成型プロセッサFE-GA~(Flexible Engine/Generic ALU array)上にマッピングを自動的に行うCADツール開発の第1歩として，アプリケーションをFFTに限定しFE-GAに様々なFFTをマッピングすることを考える．まず第一にFE-GA上でFFTを設計する．第二に，得られたFE-GA専用のアセンブリ言語を元にその得られたアセンブリ言語を解析することにより，マッピング自動化手法を提案する．提案した手法では，FE-GAのアーキテクチャ制限の範囲内において，任意のデータ点数のFFTを自動的にマッピングすることに成功した． |
| （英） | Reconfigurable processors are those whose contexts are dynamically reconfigured while they are working. We focus on a reconfigurable processor called FE-GA (Flexible Engine/Generic ALU array) for digital media processing. Currently, FE-GA does not have its dedicated behavior synthesis tool. In this paper, we design FFT filters and propose an algorithm to map them onto it automatically. For a given data point of an FFT filter, the algorithm generates a dedicated assembly code which represents a given FFT circuits for FE-GA. After implementing FFT filters to FE-GA, an editor called FEEditor reads the generated assembly code and implements its corresponding FFT filter on FE-GA. The proposed algorithm achieves automatic mapping of FFT filters of all data points within the range of the specification of FE-GA architecture. | |
| キーワード | （和） | 動的再構成プロセッサ / FE-GA / FFTフィルタ / フィルタマッピング / マッピング自動化 / / / |
| （英） | reconfigurable processor / FE-GA / FFT filter / filter mapping / mapping automation / / / | |
| 文献情報 | 信学技報, vol. 108, no. 224, VLD2008-49, pp. 13-18, 2008年9月. | |
| 資料番号 | VLD2008-49 | |
| 発行日 | 2008-09-22 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-49 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2008-09-29 - 2008-09-30 |
| 開催地（和） | 金沢商工会議所会館 |
| 開催地（英） | |
| テーマ（和） | 物理設計および一般 |
| テーマ（英） | Physical Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2008-09-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | ディジタルメディア向け動的再構成型プロセッサFE-GAへのFFTマッピングとその自動化手法 |
| サブタイトル（和） | |
| タイトル（英） | FFT Design for Flexible Engine/Generic ALU Array and Its Dedicated Synthesis Algorithm |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 動的再構成プロセッサ / reconfigurable processor |
| キーワード(2)（和/英） | FE-GA / FE-GA |
| キーワード(3)（和/英） | FFTフィルタ / FFT filter |
| キーワード(4)（和/英） | フィルタマッピング / filter mapping |
| キーワード(5)（和/英） | マッピング自動化 / mapping automation |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田村 亮 / Ryo Tamura / タムラ リョウ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 本間 雅行 / Masayuki Honma / ホンマ マサユキ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第5著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 佐藤 真琴 / Makoto Satoh / サトウ マコト |
| 第6著者 所属（和/英） | 日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi, Ltd.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-09-29 15:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2008-49 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.224 |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2008-09-22 (VLD) |
[研究会発表申込システムのトップページに戻る]