| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-09-29 14:45 再構成型プロセッサFE-GAへのデータフローグラフマッピング手法 ○本間雅行・田村 亮・戸川 望・柳澤政生・大附辰夫（早大）・佐藤真琴（日立）  VLD2008-48 |
|
| 抄録 | （和） | 近年のディジタル機器においては，多種多様で，膨大なデータを短時間で処理することが要求されている．このような要求に応える新たなアーキテクチャとして，多数の演算器を並列に動作させることができる再構成型プロセッサがある． ここでは，ディジタルメディア処理向け動的再構成プロセッサFE-GA（Flexible Engine/Generic ALU array）に注目する．現在，FE-GAの開発ツールに関してはまだ確立されていない．そこで本稿では，FE-GAへの設計を容易にし，開発コストを軽減するFE-GAマッピングアルゴリズムを提案する．このアルゴリズムは特定のデータフローグラフ(DFG)を入力とすることで，FE-GAへのマッピング結果を生成，変換し，FE-GA専用のアセンブリ言語を自動生成するものである．この自動生成したアセンブリ言語をFEEditorと呼ばれる専用ツールに読み込ませることでマッピング自動化を実現する． 提案手法では，DFGの入力側から出力側に向かってレベル順にノードを一つ一つFE-GAの演算セルアレイに配置配線していく．最初にマッピングするノードを優先的に左上にマッピングすることとし，それ以降のノードは，マッピングしたいノードの入力データを出力するノードの位置により，その位置を決定する．この過程を繰り返すことでマッピングを実現する．8つのDFGに対し提案手法を適用しサイクル数および実行時間を算出した．すべてのDFGでマッピングを実現することができた． |
| （英） | Reconfigurable processors are processors whose contexts are dynamically reconfigured while they are working. We focus on a reconfigurable processor called FE-GA (Flexible Engine/Generic ALU array) for digital media processing. Presently, FE-GA does not have its dedicated development tool. Thus, in this paper, we propose an algorithm to map a data flow graph(DFG) onto it automatically. For given a DFG, the algorithm generates a mapping result and translates it into a dedicated assembly code which represents the DFG for FE-GA. Then an editor called FEEditor reads the generated assembly code and implements its corresponding calculation on FE-GA. In the proposed algorithm, we map each node one by one sequentially onto calculation cell array of FE-GA in the direction from the input side to the output side of a DFG. The first node is preferentially mapped at the upper left. The others are mapped depending on the positions of the nodes which have been already mapped to FE-GA. The algorithm uses this step repeatedly. We apply the proposed algorithm to 8 DFGs and work out the number of cycles and runtimes. The proposed algorithm successflly achieves all of 8 DFGs mapping. |
|
| キーワード | （和） | 動的再構成プロセッサ / FE-GA / data flow graph / マッピング / / / / |
| （英） | reconfigurable processor / FE-GA / data flow graph / mapping / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 224, VLD2008-48, pp. 7-12, 2008年9月. | |
| 資料番号 | VLD2008-48 | |
| 発行日 | 2008-09-22 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-48 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2008-09-29 - 2008-09-30 |
| 開催地（和） | 金沢商工会議所会館 |
| 開催地（英） | |
| テーマ（和） | 物理設計および一般 |
| テーマ（英） | Physical Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2008-09-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 再構成型プロセッサFE-GAへのデータフローグラフマッピング手法 |
| サブタイトル（和） | |
| タイトル（英） | A DFG Mapping Algorithm for Flexible Engine/Generic ALU Array |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 動的再構成プロセッサ / reconfigurable processor |
| キーワード(2)（和/英） | FE-GA / FE-GA |
| キーワード(3)（和/英） | data flow graph / data flow graph |
| キーワード(4)（和/英） | マッピング / mapping |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 本間 雅行 / Masayuki Honma / ホンマ マサユキ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 田村 亮 / Ryo Tamura / タムラ リョウ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第5著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 佐藤 真琴 / Makoto Satoh / サトウ マコト |
| 第6著者 所属（和/英） | 日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi, Ltd.) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-09-29 14:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2008-48 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.224 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2008-09-22 (VLD) |
[研究会発表申込システムのトップページに戻る]