| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-10-24 11:40 スペクトル変換を用いたジッタ低減化回路を有する10Gbit/sデータタイミング生成IC ○川村智明・大友祐輔（NTT）  ICD2008-85 エレソ技報アーカイブへのリンク：ICD2008-85 |
|
| 抄録 | （和） | 多チャネル並列伝送時のチャネル間遅延調整やLSIテスタ等の試験・評価用機器等への適用が可能な10 Gbit/s データタイミング生成ICに対して、スペクトル変換を用いたジッタ低減化回路を適用することにより出力ジッタを従来構成の1／3まで低減した。7 ps peak-to-peak のジッタを持つ10 Gbit/s の擬似ランダムパターン入力に対して本ICで2 ns の付加遅延を加えた場合の出力ジッタは12 ps peak-to-peak である。この低ジッタ特性は、Non Return to Zero (NRZ)信号が持つ周波数スペクトルのデータパターン依存性をスペクトル変換により小さくすることにより実現したものである。0.25 μm SiGe BiCMOSプロセスで試作した本ICの消費電力は2.5 W、電源電圧は3.3 V である。 |
| （英） | A data-timing generator IC (DTG) provides a delay of over 2 ns, and operates over the wide frequency range of DC to 11 Gbit/s. By using a spectrum-conversion technique that suppresses the effect of the group-delay deviation of the delay gates, the output jitter is reduced to one-third that of a conventional DTG. The total peak-to-peak jitter of a 2-ns delayed 10-Gbit/s pseudo-random bit stream of 2^{31}-1 output data is 12 ps p-p including 7 ps p-p of input-data jitter. The DTG is fabricated using a 0.25-μm SiGe BiCMOS process and consumes 2.5 W from a 3.3-V supply. | |
| キーワード | （和） | タイミング生成 / 可変遅延 / ジッタ低減 / スペクトル変換 / / / / |
| （英） | timing generator / variable delay / jitter reduction / spectrum conversion / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 253, ICD2008-85, pp. 155-158, 2008年10月. | |
| 資料番号 | ICD2008-85 | |
| 発行日 | 2008-10-15 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2008-85 エレソ技報アーカイブへのリンク：ICD2008-85 |
|
| 研究会情報 | |
| 研究会 | ICD ITE-IST |
| 開催期間 | 2008-10-22 - 2008-10-24 |
| 開催地（和） | 北海道大学 情報教育館3F |
| 開催地（英） | Hokkaido University |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2008-10-ICD-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | スペクトル変換を用いたジッタ低減化回路を有する10Gbit/sデータタイミング生成IC |
| サブタイトル（和） | |
| タイトル（英） | 10-Gbit/s Data-Timing Generator IC using jitter-reduction circuits with spectrum conversion |
| サブタイトル（英） | |
| キーワード(1)（和/英） | タイミング生成 / timing generator |
| キーワード(2)（和/英） | 可変遅延 / variable delay |
| キーワード(3)（和/英） | ジッタ低減 / jitter reduction |
| キーワード(4)（和/英） | スペクトル変換 / spectrum conversion |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 川村 智明 / Tomoaki Kawamura / カワムラ トモアキ |
| 第1著者 所属（和/英） | NTT (略称： NTT) NTT (略称： NTT) |
| 第2著者 氏名（和/英/ヨミ） | 大友 祐輔 / Yusuke Ohtomo / オオトモ ユウスケ |
| 第2著者 所属（和/英） | NTT (略称： NTT) NTT (略称： NTT) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-10-24 11:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2008-85 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.253 |
| ページ範囲 | pp.155-158 |
| ページ数 | 4 |
| 発行日 | 2008-10-15 (ICD) |
[研究会発表申込システムのトップページに戻る]