| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-11-08 10:30 自己組織化マップハードウェアの自動生成について ○小野尾 彰（大分大）・肥川宏臣（関西大）  NC2008-65 |
|
| 抄録 | （和） | 本文は，T. Kohonen の提案した自己組織化マップ(Self-Organizing Map: SOM) のVHSIC Hardware Description Language (VHDL) 記述を生成するジェネレータについて述べている. SOM をソフトウェアとして実装した場合，ニューロンの個数に比例した計算時間の増大が問題となる. そこで，高速な処理が可能である専用のハードウェアへの実装を行うことにより処理速度の向上が図られる．VHDL によるハードウェアSOM の記述は回路規模の増大によるプログラム記述量の増加という問題がある. この問題を解決するために，SOM のVHDL 記述を生成するSOM ジェネレータを提案する. |
| （英） | This paper discusses the development of hardware Self-Organizing Map (SOM) generator, which generates VHSIC Hardware Description Language (VHDL) description of SOM. SOM proposed by T. Kohonen is a neural network with unsupervised leaning to classify multi-dimensional feature vector. SOM implemented in software has a problem that the performance decreases as the number of neurons increase. Hence hardware SOM is desired. The algorithm of SOM is suitable for parallel architecture, that can be implemented in hardware. However, the VHDL design tends to become large in proportion to the size of SOM. This paper discusses automatic generation of VHDL that describes the hardware SOM. | |
| キーワード | （和） | 自己組織化マップ / ハードウェア / ＶＨＤＬ / 自動生成 / / / / |
| （英） | SOM / hardware / VHDL / automatic generation / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 281, NC2008-65, pp. 37-42, 2008年11月. | |
| 資料番号 | NC2008-65 | |
| 発行日 | 2008-10-31 (NC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | NC2008-65 |
|
| 研究会情報 | |
| 研究会 | NC |
| 開催期間 | 2008-11-07 - 2008-11-08 |
| 開催地（和） | 佐賀大学 |
| 開催地（英） | Saga Univ. |
| テーマ（和） | ニューロハードウェア, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | NC |
| 会議コード | 2008-11-NC |
| 本文の言語 | 日本語 |
| タイトル（和） | 自己組織化マップハードウェアの自動生成について |
| サブタイトル（和） | |
| タイトル（英） | Automatic generation of self organizing map hardware |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 自己組織化マップ / SOM |
| キーワード(2)（和/英） | ハードウェア / hardware |
| キーワード(3)（和/英） | ＶＨＤＬ / VHDL |
| キーワード(4)（和/英） | 自動生成 / automatic generation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小野尾 彰 / Akira Onoo / オノオ アキラ |
| 第1著者 所属（和/英） | 大分大学 (略称： 大分大) Oita University (略称： Oita Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 肥川 宏臣 / Hiroomi Hikawa / ヒカワ ヒロオミ |
| 第2著者 所属（和/英） | 関西大学 (略称： 関西大) Kansai Univerisity (略称： Kansai Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-11-08 10:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | NC |
| 資料番号 | NC2008-65 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.281 |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2008-10-31 (NC) |
[研究会発表申込システムのトップページに戻る]