お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-11-17 15:00
オペランドの和を利用した小面積乗算器
川島裕崇高木直史名大VLD2008-64 DC2008-32
抄録 (和) 並列乗算の最初のステップで生成される部分積のビット数を削減する手法を提案する.提案手法におけるビット数を削減した部分積をIntegrated Partial Product (IPP) と呼ぶ.提案手法では乗数,被乗数のビットの値の組合せにより4つの場合を考え,1つを選択することでIPPの値を決定する.オペランドの和を利用することにより,IPPの総ビット数は通常の部分積の総ビット数の約半分となる.提案手法は符号なし乗算,符号つき乗算の両方に適用できる.提案手法を用いた乗算器は従来の配列型乗算器やWallace乗算器より約30%,2ビットBoothの手法を用いた乗算器より約10%小面積であった. 
(英) A method to halve the number of partial product bits in multiplication is proposed. An integrated partial product (IPP) is introduced. The method separates the IPP into four cases. Each case is represented in half the number of the original partial product bits by utilizing the sum of the operands. The value of the IPP is obtained by selecting a value from the four cases. The proposed method is applicable to both unsigned and signed multiplication. Multipliers using the proposed method are smaller than array multipliers and Wallace multipliers by approximately 30%, and smaller than multipliers with radix-4 Booth's method by approximately 10%.
キーワード (和) VLSI / 演算回路 / 乗算 / / / / /  
(英) VLSI / arithmetic circuit / multiplication / / / / /  
文献情報 信学技報, vol. 108, no. 298, VLD2008-64, pp. 25-30, 2008年11月.
資料番号 VLD2008-64 
発行日 2008-11-10 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2008-64 DC2008-32

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2008-11-17 - 2008-11-19 
開催地(和) 北九州学術研究都市 
開催地(英) Kitakyushu Science and Research Park 
テーマ(和) デザインガイア2008 ―VLSI設計の新しい大地― 
テーマ(英) Design Gaia 2008 ―New field of VLSI design― 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2008-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 英語(日本語タイトルあり) 
タイトル(和) オペランドの和を利用した小面積乗算器 
サブタイトル(和)  
タイトル(英) Area Efficient Multipliers Utilizing the Sum of Operands 
サブタイトル(英)  
キーワード(1)(和/英) VLSI / VLSI  
キーワード(2)(和/英) 演算回路 / arithmetic circuit  
キーワード(3)(和/英) 乗算 / multiplication  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 川島 裕崇 / Hirotaka Kawashima / カワシマ ヒロタカ
第1著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第2著者 氏名(和/英/ヨミ) 高木 直史 / Naofumi Takagi / タカギ ナオフミ
第2著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2008-11-17 15:00:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2008-64, DC2008-32 
巻番号(vol) vol.108 
号番号(no) no.298(VLD), no.299(DC) 
ページ範囲 pp.25-30 
ページ数
発行日 2008-11-10 (VLD, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会