| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-11-18 14:50 ［招待講演］LSI，PCB協調解析技術 ○佐藤敏郎（富士通アドバンストテクノロジ）  CPM2008-92 ICD2008-91 エレソ技報アーカイブへのリンク：CPM2008-92 ICD2008-91 |
|
| 抄録 | （和） | ディジタル機器の動作周波数の高速化とＬＳＩ動作電圧の低電圧化に伴なって,ＬＳＩ，ＰＫＧ，ＳＩＰ及びＰＣＢ等から構成されるこれらの機器において，電源グランドバウンスノイズ，同時スイッチングノイズ,ＥＭＩ等のノイズ問題のために開発期間の長期化とコスト増加の問題が顕在化している．我々はＬＳＩ,ＰＣＢ一体の大規模解析を設計上流段階から設計完了後の検証段階までのすべての設計段階において適用することにより最適なノイズ対策設計の作り込みを実現可能なＣＡＤシステムを構築して装置設計に適用した.これによりノイズ問題発生による設計手戻りの発生を撲滅することができた.本稿では本システムの特徴と適用事例および効果について説明する. |
| （英） | Increase of digital equipment operation frequency and decrease of LSI supply voltage are causing the emerging problem of ground bounce noise，simultaneous switching noise and EMI noise． We have developed a system that enables us to optimize the noise countermeasure designs by performing the large scale simulation unifying LSI and PCB at the design stages from upper design stage to the verification stage of final design．This system has been applied to the designs and the redesigns caused by noise problems are eradicated．In this paper，the features of the system and results and effectiveness of the application are explained． |
|
| キーワード | （和） | 電源グランドバウンスノイズ / 同時スイッチングノイズ / ＰＥＥＣ法 / ＥＭＩ / 回路シミュレーション / / / |
| （英） | Voltage ground bounce noise / Simultaneous switching noise / PEEC Method / EMI / Circuit simulation / / / | |
| 文献情報 | 信学技報, vol. 108, no. 302, ICD2008-91, pp. 19-24, 2008年11月. | |
| 資料番号 | ICD2008-91 | |
| 発行日 | 2008-11-11 (CPM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPM2008-92 ICD2008-91 エレソ技報アーカイブへのリンク：CPM2008-92 ICD2008-91 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2008-11-17 - 2008-11-19 |
| 開催地（和） | 北九州学術研究都市 |
| 開催地（英） | Kitakyushu Science and Research Park |
| テーマ（和） | デザインガイア2008 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2008 ―New field of VLSI design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2008-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | LSI，PCB協調解析技術 |
| サブタイトル（和） | |
| タイトル（英） | LSI,PCB Co-analysis Technology |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 電源グランドバウンスノイズ / Voltage ground bounce noise |
| キーワード(2)（和/英） | 同時スイッチングノイズ / Simultaneous switching noise |
| キーワード(3)（和/英） | ＰＥＥＣ法 / PEEC Method |
| キーワード(4)（和/英） | ＥＭＩ / EMI |
| キーワード(5)（和/英） | 回路シミュレーション / Circuit simulation |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 佐藤 敏郎 / Toshiro Sato / |
| 第1著者 所属（和/英） | 富士通アドバンストテクノロジ株式会社 (略称： 富士通アドバンストテクノロジ) FUJITSU Advanced Technologies Limited (略称： FUJITSU Advanced Technologies Limited) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-11-18 14:50:00 |
| 発表時間 | 45分 |
| 申込先研究会 | ICD |
| 資料番号 | CPM2008-92, ICD2008-91 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.301(CPM), no.302(ICD) |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2008-11-11 (CPM, ICD) |
[研究会発表申込システムのトップページに戻る]