お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-11-19 11:15
マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減
高田幸永今井 雅中村 宏南谷 崇東大VLD2008-90 DC2008-58
抄録 (和) 今後増大すると予測されている遅延変動の対処法の1つとして,2線2相式非同期設計がある.しかし2線式回路は回路量が大きく,1線式回路に比べリーク電力が大きくなるという問題がある.そこで本報告では,2線2相式回路は非動作時に回路の状態が一意に定まる性質に着目し,マルチ閾値電圧トランジスタを用いてリーク電力を削減する手法を提案する. 
(英) Dual-rail four-phase asynchronous circuits are well-known for their benefits in terms of delay variation tolerance. On the other hand, dual-rail circuits need to reduce their leakage power, since dual-rail asynchronous logic is often known to be larger than its equivalent single-rail counter-part, and thus its leakage power is also larger. In this paper, we propose leakage power reduction method for dual-rail four-phase asynchronous circuits using multi-Vth transistors.
キーワード (和) 遅延変動 / リーク電力 / 2線2相非同期式回路 / マルチ閾値電圧トランジスタ / / / /  
(英) Delay Variation / Dual-rail Four-Phase Asynchronous Circuit / Multi-Vth Transistor / Leakage Power / / / /  
文献情報 信学技報, vol. 108, no. 298, VLD2008-90, pp. 183-188, 2008年11月.
資料番号 VLD2008-90 
発行日 2008-11-10 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2008-90 DC2008-58

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2008-11-17 - 2008-11-19 
開催地(和) 北九州学術研究都市 
開催地(英) Kitakyushu Science and Research Park 
テーマ(和) デザインガイア2008 ―VLSI設計の新しい大地― 
テーマ(英) Design Gaia 2008 ―New field of VLSI design― 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2008-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減 
サブタイトル(和)  
タイトル(英) Leakage Power Reduction Method for Dual-Rail Four-Phase Asynchronous Circuits Using Multi-Vth Transistors 
サブタイトル(英)  
キーワード(1)(和/英) 遅延変動 / Delay Variation  
キーワード(2)(和/英) リーク電力 / Dual-rail Four-Phase Asynchronous Circuit  
キーワード(3)(和/英) 2線2相非同期式回路 / Multi-Vth Transistor  
キーワード(4)(和/英) マルチ閾値電圧トランジスタ / Leakage Power  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 高田 幸永 / Koei Takada / タカダ コウエイ
第1著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: U. of Tokyo)
第2著者 氏名(和/英/ヨミ) 今井 雅 / Masashi Imai / イマイ マサシ
第2著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: U. of Tokyo)
第3著者 氏名(和/英/ヨミ) 中村 宏 / Hiroshi Nakamura / ナカムラ ヒロシ
第3著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: U. of Tokyo)
第4著者 氏名(和/英/ヨミ) 南谷 崇 / Takashi Nanya / ナンヤ タカシ
第4著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: U. of Tokyo)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2008-11-19 11:15:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2008-90, DC2008-58 
巻番号(vol) vol.108 
号番号(no) no.298(VLD), no.299(DC) 
ページ範囲 pp.183-188 
ページ数
発行日 2008-11-10 (VLD, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会