| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-12-18 16:10 動的再構成可能なシストリック・アレイの一構成法とFPGA実装 ○石村俊介・早川雄貴・金杉昭徳（東京電機大）  CPSY2008-52 |
|
| 抄録 | （和） | 動的再構成プロセッサは，ASIC の高速性とFPGA の柔軟性，そして優れた面積効率を持つ回路として近年注目されている．本稿では，動的再構成可能なシストリック・アレイを提案する．行列演算を行う単純なPE を用いてアレイを構築し，規模の異なる問題に適応する．また，計算資源を部分的に再構成して，問題を処理する．本稿では，シミュレーションによって，提案する手法の有効性を確認し，さらにFPGAへの実装結果についても述べる． |
| （英） | The dynamically reconfigurable processors which have high-speed performance of ASIC, flexibility of FPGA and high area efficiency are paid to attention recently. In this paper, we propose a dynamically reconfigurable systolic array. The array is constructed with simple PEs operating matrix calculation, and it is adapted to different size problems. In addition, the array can manage parallel processing by partially reconstructing the computing resources. The effectiveness of proposed systolic array is confirmed with simulation. Furthermore the result of implementation to FPGA is described. | |
| キーワード | （和） | 動的再構成 / シストリック・アレイ / プロセッシング・エレメント / FPGA / / / / |
| （英） | Dynamic Reconfiguration / Systolic Array / Processing Element / FPGA / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 361, CPSY2008-52, pp. 55-60, 2008年12月. | |
| 資料番号 | CPSY2008-52 | |
| 発行日 | 2008-12-11 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2008-52 |
|
| 研究会情報 | |
| 研究会 | CPSY |
| 開催期間 | 2008-12-18 - 2008-12-18 |
| 開催地（和） | 京都リサーチパーク |
| 開催地（英） | KYOTO Research Park |
| テーマ（和） | ネットワーク技術および一般 |
| テーマ（英） | Network Storage Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2008-12-CPSY |
| 本文の言語 | 日本語 |
| タイトル（和） | 動的再構成可能なシストリック・アレイの一構成法とFPGA実装 |
| サブタイトル（和） | |
| タイトル（英） | An Architecture of Dynamically Reconfigurable Systolic Array and FPGA Implementation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 動的再構成 / Dynamic Reconfiguration |
| キーワード(2)（和/英） | シストリック・アレイ / Systolic Array |
| キーワード(3)（和/英） | プロセッシング・エレメント / Processing Element |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 石村 俊介 / Toshiyuki Ishimura / イシムラ トシユキ |
| 第1著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 早川 雄貴 / Yuhki Hayakawa / ハヤカワ ユウキ |
| 第2著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 金杉 昭徳 / Akinori Kanasugi / カナスギ アキノリ |
| 第3著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-12-18 16:10:00 |
| 発表時間 | 30分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2008-52 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.361 |
| ページ範囲 | pp.55-60 |
| ページ数 | 6 |
| 発行日 | 2008-12-11 (CPSY) |
[研究会発表申込システムのトップページに戻る]