| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-01-29 10:05 FPGAアレイを用いてTFlopsを目指したポアソン方程式演算回路の実装と評価 ○佐藤一輝・バートルスレン バルス・関根優年（東京農工大）  VLD2008-94 CPSY2008-56 RECONF2008-58 |
|
| 抄録 | （和） | 近年，FPGAをHPC用途に使用する例が増加しつつある．我々は，大規模FPGAを搭載し，三次元方向にI/Oを装備した小型カードを大量に集積したものをFPGAアレイとして提案している．このFPGAアレイは，規模を任意に増減できるスケーラブルな設計であり，さらにホストPCから容易に制御を可能としたものである．本稿では，ポアソン方程式を浮動小数点数で差分法によって演算する回路をこのFPGAアレイに実装し，演算性能と消費電力について評価を行った．また，演算回路を多数並列に実装して大規模並列演算を行い，演算性能が1[TFlops]を達成するために必要なFPGAアレイの規模を示した． |
| （英） | In recent years, the examples which use FPGA for the HPC use are increasing. We propose FPGA array which accumulated a lot of small cards with the three-dimensional I/O that installed large-scale FPGA. The FPGA array is suited to the scalable design, and it is possible to control from the host PC easily. In this paper, we implemented the arithmetic circuit which calculated Poisson equation by the finite difference method in floating point number into the FPGA array, and the performance and power consumption are presented. In addition, we have designed arithmetic circuits worked in parallel, and show a number of FPGA array to achieve 1[TFlops]. | |
| キーワード | （和） | FPGA / HPC / スケーラブル / hw/sw複合体 / ポアソン方程式 / / / |
| （英） | FPGA / HPC / Scalable / hw/sw complex / Poisson epuation / / / | |
| 文献情報 | 信学技報, vol. 108, no. 414, RECONF2008-58, pp. 19-24, 2009年1月. | |
| 資料番号 | RECONF2008-58 | |
| 発行日 | 2009-01-22 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-94 CPSY2008-56 RECONF2008-58 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM |
| 開催期間 | 2009-01-29 - 2009-01-30 |
| 開催地（和） | 慶応義塾大学(日吉) |
| 開催地（英） | |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2009-01-VLD-CPSY-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAアレイを用いてTFlopsを目指したポアソン方程式演算回路の実装と評価 |
| サブタイトル（和） | |
| タイトル（英） | Implementation and evaluation of arithmetic circuit for Poisson equation that aims at TFlops by using FPGA array |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | HPC / HPC |
| キーワード(3)（和/英） | スケーラブル / Scalable |
| キーワード(4)（和/英） | hw/sw複合体 / hw/sw complex |
| キーワード(5)（和/英） | ポアソン方程式 / Poisson epuation |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 佐藤 一輝 / Kazuki Sato / サトウ カズキ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Tech.) |
| 第2著者 氏名（和/英/ヨミ） | バートルスレン バルス / Baatarsuren Bars / バートルスレン バルス |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 関根 優年 / Masatoshi Sekine / セキネ マサトシ |
| 第3著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： Tokyo Univ. of Agriculture and Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-01-29 10:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2008-94, CPSY2008-56, RECONF2008-58 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.412(VLD), no.413(CPSY), no.414(RECONF) |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2009-01-22 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]