| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-01-29 17:25 アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法 ○渡辺隆行・戸川 望・柳澤政生・大附辰夫（早大）  VLD2008-108 CPSY2008-70 RECONF2008-72 |
|
| 抄録 | （和） | 組み込みシステム向けのプロセッサに採用されるアプリケーションプロセッサには，低面積，高性能に加え，高い設計生産性が要求される．本稿では，アプリケーションプロセッサを対象としたハードウェア/ソフトウェア(HW/SW)協調合成システムSPADESにおいて，プロセッサコアに付加可能なSIMD演算ユニットを高速かつ最適なパイプライン構成で合成する手法を提案する．提案手法では，SIMD演算ユニットを遅延時間が最小となるようにパイプライン化し，SIMD演算ユニットがプロセッサコアのクリティカルパスとならない場合，クリティカルパス遅延を違反しない範囲内でSIMD演算ユニットの面積増加量が最小となる位置にパイプラインレジスタを挿入することで，従来手法よりもパイプラインレジスタ挿入時の面積増加量を抑えられる．高速に最適解を求められるため，プロセッサのアーキテクチャ構成を探索する場合にも有効である．本手法を組み込んだSIMD演算ユニット生成システムでは最終的にSIMD演算ユニットのHDL記述を生成する．計算機実験により，本手法の有効性を評価し結果を報告する． |
| （英） | Small area, high performance and high productivity are required for application-specific processors in embedded systems.This paper proposes a fast SIMD processing unit synthesis method with optimal pipeline architecture applied to a processor core in hardware/software(HW/SW) co-synthesis system, SPADES, for application-specific processors. In the proposed method, if a pipelined SIMD processing unit with minimum delay is not on the critical path of a processor core, pipeline registers are inserted at optimal position which causes minimum amount of area increase within the critical path delay of a processor core.Therefore it can reduce area increase compared with the conventional method.Since this proposed method is fast to find the optimal solution, exploring processor architecture configuration is also effective. Finally, the SIMD operation unit generation system into which this proposed method is embeded generates HDL description of a SIMD processing unit.The experimental results show effectiveness of this method. | |
| キーワード | （和） | SIMD / 最適パイプライン構成 / HDL自動生成 / SPADES / アプリケーションプロセッサ / / / |
| （英） | SIMD / Optimal Pipeline Architecture / HDL Generation Method / SPADES / Application-specific Processor / / / | |
| 文献情報 | 信学技報, vol. 108, no. 412, VLD2008-108, pp. 99-104, 2009年1月. | |
| 資料番号 | VLD2008-108 | |
| 発行日 | 2009-01-22 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-108 CPSY2008-70 RECONF2008-72 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM |
| 開催期間 | 2009-01-29 - 2009-01-30 |
| 開催地（和） | 慶応義塾大学(日吉) |
| 開催地（英） | |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2009-01-VLD-CPSY-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法 |
| サブタイトル（和） | |
| タイトル（英） | A Fast SIMD Processing Unit Synthesis Method with Optimal Pipeline Architecture for Application-specific Processors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SIMD / SIMD |
| キーワード(2)（和/英） | 最適パイプライン構成 / Optimal Pipeline Architecture |
| キーワード(3)（和/英） | HDL自動生成 / HDL Generation Method |
| キーワード(4)（和/英） | SPADES / SPADES |
| キーワード(5)（和/英） | アプリケーションプロセッサ / Application-specific Processor |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 渡辺 隆行 / Takayuki Watanabe / ワタナベ タカユキ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ |
| 第4著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-01-29 17:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2008-108, CPSY2008-70, RECONF2008-72 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.412(VLD), no.413(CPSY), no.414(RECONF) |
| ページ範囲 | pp.99-104 |
| ページ数 | 6 |
| 発行日 | 2009-01-22 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]