| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-01-30 14:10 大規模回路エミュレーション用90nm CMOSマルチコンテクストFPGAの遅延評価 ○宮本直人・大見忠弘（東北大）  VLD2008-119 CPSY2008-81 RECONF2008-83 |
|
| 抄録 | （和） | 大規模な回路のハードウェアエミュレーションを目的として，90nm CMOSマルチコンテクストFPGA『フレキシブルプロセッサ』を設計・試作した．今までは，マルチコンテクストFPGAを用いた回路エミュレーションは，時分割多重をする分，性能面では不利になると考えられてきた．本論文では，コンテクスト間のデータ交換を高速に行う時通信モジュールと，クリティカルパスを全コンテクストに最短かつ均等に分割する時分割アルゴリズムを提案する．これらの技術により，フレキシブルプロセッサは，マルチコンテクスト実行した場合でも，シングルコンテクストとほぼ同じ速度で動作することを確認した． |
| （英） | For large-scale circuit emulation with using a multi-context FPGA (MC-FPGA), a circuit is divided into multiple sub-circuits, each sub-circuit is assigned to a context, and the MC-FPGA sequentially executes all the contexts one by one. So, the total execution delay is the sum of the delays of all the contexts. It is, therefore, said that the total execution delay of the MC-FPGA increases proportional to the number of contexts used. However, in this paper, we show that the total execution delay remains constant if a shift-register-type temporal communication module (SR-TCM) is used instead of D-FlipFlop (D-FF) to implement sequential circuits. The SR-TCM is used not only for sequential circuit like D-FF, but also for signal communication from preceding context to succeeding contexts. In order to quantify the execution delay, a MC-FPGA named Flexible Processor (FP), which equips the SR-TCM, have been designed and fabricated in 90nm CMOS process technology. From the measurement results, the total execution delay of the FP was kept constant regardless of the number of contexts used. | |
| キーワード | （和） | マルチコンテクスト / FPGA / コンテクスト間データ通信 / 時分割アルゴリズム / / / / |
| （英） | Multi-Context / FPGA / Temporal Signal Communication / Temporal Circuit Partitioning / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 414, RECONF2008-83, pp. 165-170, 2009年1月. | |
| 資料番号 | RECONF2008-83 | |
| 発行日 | 2009-01-22 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-119 CPSY2008-81 RECONF2008-83 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM |
| 開催期間 | 2009-01-29 - 2009-01-30 |
| 開催地（和） | 慶応義塾大学(日吉) |
| 開催地（英） | |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2009-01-VLD-CPSY-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 大規模回路エミュレーション用90nm CMOSマルチコンテクストFPGAの遅延評価 |
| サブタイトル（和） | |
| タイトル（英） | Delay Evaluation of 90nm CMOS Multi-Context FPGA for Large-Scale Circuit Emulation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | マルチコンテクスト / Multi-Context |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | コンテクスト間データ通信 / Temporal Signal Communication |
| キーワード(4)（和/英） | 時分割アルゴリズム / Temporal Circuit Partitioning |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宮本 直人 / Naoto Miyamoto / ミヤモト ナオト |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大見 忠弘 / Tadahiro Ohmi / オオミ タダヒロ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-01-30 14:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2008-119, CPSY2008-81, RECONF2008-83 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.412(VLD), no.413(CPSY), no.414(RECONF) |
| ページ範囲 | pp.165-170 |
| ページ数 | 6 |
| 発行日 | 2009-01-22 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]