| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-01-30 14:45 GALSシステムにおける非同期バスの実装 ○堀 武宏・中村次男・冬爪成人・笠原 宏・田中照夫（東京電機大）  VLD2008-120 CPSY2008-82 RECONF2008-84 |
|
| 抄録 | （和） | 非同期式回路では同期式回路で発生する消費電力・速度・ノイズ・クロックスキューなどの問題を解決することができるが、その性質上、一対一の場合のみ、かつ一方向にしかデータを転送できない。そこで、同期式回路における双方向の同時通報機能を模した、非同期式回路におけるバス方式を提案する。また、同期式・非同期式の回路が混在するGALSのネットワークにも対応できるように設計した。これにより、既存の設計資産も利用可能で、省電力・高速・低ノイズで安定したチップ内ネットワーク(NoC)を実現することができる。 |
| （英） | Although asynchronous circuit can solve problems of power consumption, speed, noise, and clockskew, the transmission is possible only for 1 to 1 communication and uni-directional. The paper suggests a bus method in the asynchronous circuit with the imitated broadcast function used in the synchronous circuit. It is also designed to be able to cope with the GALS network where synchronous and asynchronous circuits are coexisted. As a result, low-power, high-speed, low noise and stable “network on chip(NoC)” is accomplished where the existing design resources are reusable. | |
| キーワード | （和） | NoC / GALS / 非同期式回路 / バスアーキテクチャ / オンチップバス / / / |
| （英） | NoC / GALS / Asynchronous Circuit / Bus Architecture / On Chip Bus / / / | |
| 文献情報 | 信学技報, vol. 108, no. 414, RECONF2008-84, pp. 171-176, 2009年1月. | |
| 資料番号 | RECONF2008-84 | |
| 発行日 | 2009-01-22 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-120 CPSY2008-82 RECONF2008-84 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM |
| 開催期間 | 2009-01-29 - 2009-01-30 |
| 開催地（和） | 慶応義塾大学(日吉) |
| 開催地（英） | |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2009-01-VLD-CPSY-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | GALSシステムにおける非同期バスの実装 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Asynchronous Bus for GALS System |
| サブタイトル（英） | |
| キーワード(1)（和/英） | NoC / NoC |
| キーワード(2)（和/英） | GALS / GALS |
| キーワード(3)（和/英） | 非同期式回路 / Asynchronous Circuit |
| キーワード(4)（和/英） | バスアーキテクチャ / Bus Architecture |
| キーワード(5)（和/英） | オンチップバス / On Chip Bus |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 堀 武宏 / Takehiro Hori / ホリ タケヒロ |
| 第1著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 中村 次男 / Tsugio Nakamura / ナカムラ ツギオ |
| 第2著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 冬爪 成人 / Narito Fuyutsume / フユツメ ナリト |
| 第3著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 笠原 宏 / Hiroshi Kasahara / カサハラ ヒロシ |
| 第4著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 田中 照夫 / Teruo Tanaka / タナカ テルオ |
| 第5著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-01-30 14:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2008-120, CPSY2008-82, RECONF2008-84 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.412(VLD), no.413(CPSY), no.414(RECONF) |
| ページ範囲 | pp.171-176 |
| ページ数 | 6 |
| 発行日 | 2009-01-22 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]