| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-01-30 09:40 規則性予見演算器 ○佐藤 仁・中村次男・冬爪成人・笠原 宏・田中照夫（東京電機大）  VLD2008-111 CPSY2008-73 RECONF2008-75 |
|
| 抄録 | （和） | 減算と加算に関して入力パターンから出力の規則性を予見し，桁借り伝搬を抑制する設計法の提案を行う.また，FPGAでのシミュレーションによる既存の演算方式との性能を比較し，その結果，比較的高速で，かつ，ゲート数を抑え，モジュール化に向いた構成法であることが確認できた．このような入出力パターンの規則性予見を行う回路の設計法は算術演算用だけではなく，他の回路に適用することも可能であり，提案する設計法による加減算器について報告する. |
| （英） | The paper proposes a method of designing an arithmetic unit based on the regularity of the output depending on input pattern. The advantages of this method are reduced number of gates without sacrificing high speed calculation and easy modularization scheme for high precision arithmetic unit. The soundness of this method is confirmed by the implementation on FPGA. This circuit design method based on foreknown regularity between input and output pattern can be applied not only to arithmetic operation such as addition/subtraction, but also to other circuit units. | |
| キーワード | （和） | 加減算器 / 演算の規則性 / 高速演算法 / モジュール化 / / / / |
| （英） | Adder/Subtractor / Regularity of the Arithmetic / High-speed Arithmetic method / Modularizing / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 412, VLD2008-111, pp. 117-122, 2009年1月. | |
| 資料番号 | VLD2008-111 | |
| 発行日 | 2009-01-22 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2008-111 CPSY2008-73 RECONF2008-75 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM |
| 開催期間 | 2009-01-29 - 2009-01-30 |
| 開催地（和） | 慶応義塾大学(日吉) |
| 開催地（英） | |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2009-01-VLD-CPSY-RECONF-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 規則性予見演算器 |
| サブタイトル（和） | |
| タイトル（英） | Foreknown Regularity Arithmetic Processing Unit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 加減算器 / Adder/Subtractor |
| キーワード(2)（和/英） | 演算の規則性 / Regularity of the Arithmetic |
| キーワード(3)（和/英） | 高速演算法 / High-speed Arithmetic method |
| キーワード(4)（和/英） | モジュール化 / Modularizing |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 佐藤 仁 / Jin Sato / サトウ ジン |
| 第1著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 中村 次男 / Tsugio Nakamura / ナカムラ ツギオ |
| 第2著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 冬爪 成人 / Narito Fuyutsume / フユツメ ナリト |
| 第3著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 笠原 宏 / Hiroshi Kasahara / カサハラ ヒロシ |
| 第4著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 田中 照夫 / Teruo Tanaka / タナカ テルオ |
| 第5著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-01-30 09:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2008-111, CPSY2008-73, RECONF2008-75 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.412(VLD), no.413(CPSY), no.414(RECONF) |
| ページ範囲 | pp.117-122 |
| ページ数 | 6 |
| 発行日 | 2009-01-22 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]