お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-03-12 16:40
H.264/AVCにおけるデブロッキングフィルタの低消費電力化実装手法
林 良典秋田朋洋宋 天島本 隆徳島大VLD2008-153
抄録 (和) 動画像符号化方式H.264/AVCはワンセグ放送,携帯電話など様々な携帯端末に使用されているが,低消費電力化が重要な課題となっている.特にH.264/AVCデコーダの全演算量の約30~50%を占めるデブロッキングフィルタ処理の低消費電力化が重要となる.本研究では,フィルタリング強度を求める際に,冗長な計算が行われていることに注目し,フィルタリング強度の早期判定手法と,そのアーキテクチャを提案する.また,効率的にフィルタリング処理を行うアーキテクチャを提案する.提案アーキテクチャをFPGA(Xilinx Virtex5)で実装した結果,ゲート数は15.5K,また最大動作周波数100MHzで動作可能である.シミュレーション結果により,提案手法を用いる場合,フィルタリング強度の計算量において最大93.4%の削減を実現し,デブロッキングフィルタ処理の低消費電力化が実現可能となった. 
(英) This paper presents a low power architecture for deblocking filter of the H.264/AVC. Deblocking filtering accounts for from one third to half of the computation complexity of the H.264/AVC decoder. Therefore, the low power architecture for deblocking filter becomes important. In this work, focusing on the redundant processing when the filtering strength is obtained, an early judgment of the filtering strength and an efficient architecture are proposed.Proposed architecture is implemented with FPGA (Xilinx Vertex5). Implementation results show that the number of the gate counts are 15.5K and it can work at over 100MHz. Simulation results show that there are maximum 93.4\% reduction in the calculations of filtering strength. Therefore low power implementation can be achieved with the proposed architecture.
キーワード (和) H.264/AVC / デブロッキングフィルタ / 低消費電力 / アーキテクチャ / / / /  
(英) H.264/AVC / Deblocking Filter / Low power / Architecture / / / /  
文献情報 信学技報, vol. 108, no. 478, VLD2008-153, pp. 159-164, 2009年3月.
資料番号 VLD2008-153 
発行日 2009-03-04 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2008-153

研究会情報
研究会 VLD  
開催期間 2009-03-11 - 2009-03-13 
開催地(和) 沖縄県男女共同参画センター 
開催地(英)  
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Technology for a System-on-Silicon 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2009-03-VLD 
本文の言語 日本語 
タイトル(和) H.264/AVCにおけるデブロッキングフィルタの低消費電力化実装手法 
サブタイトル(和)  
タイトル(英) Low Power Deblocking Filter Implementation Method for H.264/AVC 
サブタイトル(英)  
キーワード(1)(和/英) H.264/AVC / H.264/AVC  
キーワード(2)(和/英) デブロッキングフィルタ / Deblocking Filter  
キーワード(3)(和/英) 低消費電力 / Low power  
キーワード(4)(和/英) アーキテクチャ / Architecture  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 林 良典 / Yoshinori Hayashi / ハヤシ ヨシノリ
第1著者 所属(和/英) 徳島大学 (略称: 徳島大)
Tokushima University (略称: Tokushima Univ.)
第2著者 氏名(和/英/ヨミ) 秋田 朋洋 / Tomohiro Akita / アキタ トモヒロ
第2著者 所属(和/英) 徳島大学 (略称: 徳島大)
Tokushima University (略称: Tokushima Univ.)
第3著者 氏名(和/英/ヨミ) 宋 天 / Tian Song / ソウ テン
第3著者 所属(和/英) 徳島大学 (略称: 徳島大)
Tokushima University (略称: Tokushima Univ.)
第4著者 氏名(和/英/ヨミ) 島本 隆 / Takashi Shimamoto / シマモト タカシ
第4著者 所属(和/英) 徳島大学 (略称: 徳島大)
Tokushima University (略称: Tokushima Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-03-12 16:40:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2008-153 
巻番号(vol) vol.108 
号番号(no) no.478 
ページ範囲 pp.159-164 
ページ数
発行日 2009-03-04 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会