講演抄録/キーワード |
講演名 |
2009-03-12 17:30
非同期式$\pm2^k$グレイコード演算器の設計 ○松山晋也・久門尚史(京大) VLD2008-155 |
抄録 |
(和) |
グレイコードの値の変化に対してコード変化が少ないという位相的性質は,非同期式回路設計に有効に働くと考えられ,実際に非同期式$\pm1$グレイコード演算器の提案と設計が行われている.本報告では,コードのフラクタル構造から,$\pm1$演算を適当なビット位置に適用することで2のべき乗の加減算が実現できることを利用し,$\pm1$演算器から$\pm2^k$演算器への拡張を行う. |
(英) |
The topological property of Gray code, that only one bit of the code is changed when its representing integer is one increased or decreased, is useful for the implementation of asynchronous circuit, and we have proposed the asynchronous $\pm1$ Gray code adder. Because of the
fractal structure of the code, the power-of-two addition for the arbitrary bit position $k$ is simply implemented by extending $\pm1$ addition. Utilizing the topological property, we designed the asynchronous $\pm2^k$ Gray code adder. |
キーワード |
(和) |
非同期式回路 / グレイコード / FPGA / / / / / |
(英) |
Asynchronous Circuit / Gray Code / FPGA / / / / / |
文献情報 |
信学技報, vol. 108, no. 478, VLD2008-155, pp. 171-176, 2009年3月. |
資料番号 |
VLD2008-155 |
発行日 |
2009-03-04 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2008-155 |