講演抄録/キーワード |
講演名 |
2009-03-13 13:00
ランタイムパワーゲーティングを適用した低電力乗算器の設計試作及び実測による性能評価 ○中田光貴・白井利明(芝浦工大)・武田清大(東大)・宇佐美公良(芝浦工大) VLD2008-162 |
抄録 |
(和) |
ランタイムパワーゲーティング(RTPG)を適用した低電力乗算器を,90nmプロセスを用いて設計試作した.シミュレーション評価ではリーク電力とグラウンド・バウンスの低減効果を検証し,実測評価ではリーク電力と動作速度について解析した.実測において,RTPG適用によるリーク電力低減効果は,高温時で22%であった. |
(英) |
This paper describes an implementation of low power multiplier applying Run Time Power Gating using 90nm process. Leakage power and ground bounce were verified in simulation, and leakage power and operation speed were analyzed by measurement. Measurement results show that a gain in leakage power savings is 22% at high temperature. |
キーワード |
(和) |
低消費電力 / パワーゲーティング / 実装 / 実測 / / / / |
(英) |
Low-Power / Power Gating / Imprementation / Measurement / / / / |
文献情報 |
信学技報, vol. 108, no. 478, VLD2008-162, pp. 213-218, 2009年3月. |
資料番号 |
VLD2008-162 |
発行日 |
2009-03-04 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2008-162 |