| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-05-15 09:30 三重冗長ソフトコアプロセッサにおける同期復旧処理の一検討 ○一ノ宮佳裕・田上士郎・藪田敏生・尼崎太樹・久我守弘・末吉敏則（熊本大）  RECONF2009-9 |
|
| 抄録 | （和） | SRAM 型FPGAs（Field Programmable Gate Arrays）は，再構成可能という特徴を持つ反面，放射線などにより誤動作を引き起こす恐れがある．組み合わせ回路の場合，TMR（Triple Modular Redundancy）と部分再構成を用いることで高信頼化が可能である．しかし順序回路の場合，内部ステートを含むため再構成後に内部情報の復旧が必要である．本稿では，プロセッサのTMR 化と部分再構成を用いた上で，内部情報の同期復旧処理を提案した．その結果，ベースシステムと比較して回路規模は約6倍となったが，8$\mu s$でエラーから復旧することを可能にした． |
| （英） | This paper presents a technique for ensuring reliable softcore processor implemented on SRAM-based Field Programmable Gate Arrays (FPGAs). Although FPGA is easy to be attacked by Single Event Upsets (SEUs), it can clear these errors due to its reconfigurability. In the case of combinational circuit, Triple Modular Redundancy (TMR) with the dynamic partial reconfiguration (DPR) assure its reliability. But these techniques don't assure reliability of the sequential circuit, because processing states are cleared by reconfiguration. So, we propose the synchronization technique after DPR using a interrupt process. Proposed system accomplish synchronization process only 8$\mu s$ time overhead. | |
| キーワード | （和） | FPGA / 三重冗長化 / 部分再構成 / 高信頼化 / SEU / 同期処理 / / |
| （英） | FPGA / TMR / Partial Reconfiguration / reliability / SEU / synchronization process / / | |
| 文献情報 | 信学技報, vol. 109, no. 26, RECONF2009-9, pp. 49-54, 2009年5月. | |
| 資料番号 | RECONF2009-9 | |
| 発行日 | 2009-05-07 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2009-9 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2009-05-14 - 2009-05-15 |
| 開催地（和） | 福井大学文京キャンパス |
| 開催地（英） | |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2009-05-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 三重冗長ソフトコアプロセッサにおける同期復旧処理の一検討 |
| サブタイトル（和） | |
| タイトル（英） | Recovery and syncronization technique for TMR softcore processor |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 三重冗長化 / TMR |
| キーワード(3)（和/英） | 部分再構成 / Partial Reconfiguration |
| キーワード(4)（和/英） | 高信頼化 / reliability |
| キーワード(5)（和/英） | SEU / SEU |
| キーワード(6)（和/英） | 同期処理 / synchronization process |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 一ノ宮 佳裕 / Yoshihiro Ichinomiya / イチノミヤ ヨシヒロ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 田上 士郎 / Shiro Tanoue / タノウエ シロウ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 藪田 敏生 / Toshio Yabuta / ヤブタ トシオ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 久我 守弘 / Morihiro Kuga / クガ モリヒロ |
| 第5著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第6著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-05-15 09:30:00 |
| 発表時間 | 30分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2009-9 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.26 |
| ページ範囲 | pp.49-54 |
| ページ数 | 6 |
| 発行日 | 2009-05-07 (RECONF) |
[研究会発表申込システムのトップページに戻る]