| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-05-20 15:20 テスト不可能故障の検出数の削減のためのスキャンテスト生成法 ○小河宏志（日大）・吉村正義（九大）・細川利典（日大）・山崎浩二（明大）  VLD2009-3 |
|
| 抄録 | （和） | LSIの製造歩留まり向上策の一つとして過剰テストが重要となってきている．過剰テストの抑制策のひとつとして，テスト不可能故障を検出しないことがある．スキャン設計された回路では，スキャンチェーンを利用したシフト動作によって，無効状態に遷移させることができる．テスト不可能故障は無効状態からのみ検出される．そこで本論文では，マルチサイクルキャプチャテストを用いたテスト不可能故障の検出数を少なくするテストパタン生成方法を手案する．提案手法はkサイクルキャプチャテストパタン生成，テストパタン切り出し，故障シミュレーションとテストパタン選択から構成されている．故障シミュレーションによって，個々のテストパタンごとにテスト不能故障数の検出数を求めることによって，テストパタン集合全体のテスト不能故障の検出数の削減を行う． |
| （英） | There are faults which can be detected by only the invalid test patterns. This is one of the causes for the overtesting. Overtesting occurs that faults on a chip are detected under invalid states using scan chains. However it is difficult to find all invalid states based on circuit structures. On the other hand, untestable faults identification can be used sequential ATPG based on time expansion models. The our proposed method is composed of generating multi cycle capture test patterns, identifying untestable faults and extracting single cycle capture patterns from multi cycle capture sequences to reduce the number of detection for untestable faults. | |
| キーワード | （和） | テスト不可能故障 / kサイクルキャプチャテストパタン生成 / スキャン設計 / 時間展開モデル / / / / |
| （英） | untestable fault / k cycle capture test pattern generation / scan design / time expansion model / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 34, VLD2009-3, pp. 13-18, 2009年5月. | |
| 資料番号 | VLD2009-3 | |
| 発行日 | 2009-05-13 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-3 |
|
| 研究会情報 | |
| 研究会 | VLD IPSJ-SLDM |
| 開催期間 | 2009-05-20 - 2009-05-21 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計及び一般 |
| テーマ（英） | System Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2009-05-VLD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | テスト不可能故障の検出数の削減のためのスキャンテスト生成法 |
| サブタイトル（和） | |
| タイトル（英） | A scan test generation method to reduce the number of detected untestable faults |
| サブタイトル（英） | |
| キーワード(1)（和/英） | テスト不可能故障 / untestable fault |
| キーワード(2)（和/英） | kサイクルキャプチャテストパタン生成 / k cycle capture test pattern generation |
| キーワード(3)（和/英） | スキャン設計 / scan design |
| キーワード(4)（和/英） | 時間展開モデル / time expansion model |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小河 宏志 / Hiroshi Ogawa / オガワ ヒロシ |
| 第1著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ |
| 第2著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ |
| 第3著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 山崎 浩二 / Koji Yamazaki / ヤマザキ コウジ |
| 第4著者 所属（和/英） | 明治大学 (略称： 明大) Meiji University (略称： Meiji Univ.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-05-20 15:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2009-3 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.34 |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2009-05-13 (VLD) |
[研究会発表申込システムのトップページに戻る]