| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-05-21 10:00 パス長制約付き点集合に対する矩形スタイナー木構成手法 ○井上雅文・富岡洋一（東工大）・小平行秀（会津大）・高橋篤司（阪大）  VLD2009-4 |
|
| 抄録 | （和） | 配線の微細化に伴い，信号伝搬遅延に占める配線遅延の割合が無視できない程に大きくなってきており，配線遅延の低減を目的とした様々なアルゴリズムが提案されている．また，素子や配線の微細化や回路の高速化に伴い，始点から各終点端子までの信号伝搬遅延をそれぞれ個別に取り扱う必要が生じてきたため，配線木の各終点端子にそれぞれ異なる信号到着時間が仕様として与えられることも多くなった．そこで本稿では，配線木において信号源から終点端子への信号伝搬遅延が信号源から各終点端子へのパス長に比例すると仮定し，信号源から各終点端子へのパス長がその点に付加された正数以下となる枝総長が小さい矩形スタイナー木を構成する手法を提案する． |
| （英） | As the wire width decreases, the ratio of routing delay among signal propagation delay increases and the routing delay can not be ignored. In order to reduce the routing delay, a lot of algorithms have been proposed so far. Due to the miniaturization of elements and wires and the speedup of circuits, the signal propagation delays from the source to sinks in a routing tree are different to each other, and each sink is assigned its own allowable arrival time as the specification. We assume that the maximum path length from the source is assigned to each sink under the assumption that the routing delay is proportional to the wire length. In this paper, we propose a method that constructs a rectilinear Steiner tree whose total wire length is small and in which the path length from the source to each sink is less than the specification assigned to the sink. |
|
| キーワード | （和） | 矩形スタイナー木 / 配線遅延 / パス長 / 配線総長 / / / / |
| （英） | rectilinear Steiner Tree / routing delay / path length / total wire length / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 34, VLD2009-4, pp. 31-36, 2009年5月. | |
| 資料番号 | VLD2009-4 | |
| 発行日 | 2009-05-13 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-4 |
|
| 研究会情報 | |
| 研究会 | VLD IPSJ-SLDM |
| 開催期間 | 2009-05-20 - 2009-05-21 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計及び一般 |
| テーマ（英） | System Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2009-05-VLD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | パス長制約付き点集合に対する矩形スタイナー木構成手法 |
| サブタイトル（和） | |
| タイトル（英） | A RST Construction Method for Vertices with Maximum Path Length |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 矩形スタイナー木 / rectilinear Steiner Tree |
| キーワード(2)（和/英） | 配線遅延 / routing delay |
| キーワード(3)（和/英） | パス長 / path length |
| キーワード(4)（和/英） | 配線総長 / total wire length |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 井上 雅文 / Masafumi Inoue / イノウエ マサフミ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 富岡 洋一 / Yoichi Tomioka / トミオカ ヨウイチ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 小平 行秀 / Yukihide Kohira / コヒラ ユキヒデ |
| 第3著者 所属（和/英） | 会津大学 (略称： 会津大) the University of Aizu (略称： the Univ. of Aizu) |
| 第4著者 氏名（和/英/ヨミ） | 高橋 篤司 / Atsushi Takahashi / タカハシ アツシ |
| 第4著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-05-21 10:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2009-4 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.34 |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2009-05-13 (VLD) |
[研究会発表申込システムのトップページに戻る]