| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-05-21 10:25 SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング ○伊達貴徳・萩原 汐・上薗 巧（東工大）・佐藤高史（京大）・益 一哉（東工大）  VLD2009-5 |
|
| 抄録 | （和） | 微細化にともなうトランジスタの製造ばらつきの相対的増大により，SRAM の動作マージンの減少が深刻 な問題となってきている．SRAM セルの不良率を計算するために，従来，モンテカルロ法による回路シミュレーショ ンが行われている．しかし，不良SRAM セルの発生頻度が小さいことから，意味のある精度を得るまでに多大な計算 時間を要する課題がある．本稿では，SRAM の不良率を高速かつ正確に見積ることを目的として，SRAM 回路の構造 的対称性を考慮した2 段階の学習を通じた重点的サンプリング法を提案する．提案手法では，回路の対称性に応じて 分布を調整した一様分布を用いて適切な中心値の移動位置を決め，中心値移動による重点的サンプリングを行う．提 案手法により，モンテカルロ解析による計算試行回数を100～10000 倍以上短縮できる． |
| （英） | The influence of process variation on SRAM yield has become a serious consern in scaled technologies. Monte Carlo-based simulations have been used for calculating SRAM yield. Because of low frequency of defective SRAM cells, enormous computation time is required for obtaining valid result. This paper proposes a novel importance sampling method with two-phase preprocesses considering structural symmetry of SRAM circuits it enables fast and accurate estimation of SRAM yield.In the proposed method, the importance sampling is performed by using a mean-shift locating a good point via regulated uniform distribution in symmetry-based circuits. As a result, the number of calculation trials can be shorten by more than 100 to 10000 times. |
|
| キーワード | （和） | モンテカルロ法 / 重点的サンプリング / SRAM / 製造ばらつき / 歩留り / / / |
| （英） | Mote Carlo Method / Importance Sampling / SRAM / process variation / yield / / / | |
| 文献情報 | 信学技報, vol. 109, no. 34, VLD2009-5, pp. 37-42, 2009年5月. | |
| 資料番号 | VLD2009-5 | |
| 発行日 | 2009-05-13 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2009-5 |
|
| 研究会情報 | |
| 研究会 | VLD IPSJ-SLDM |
| 開催期間 | 2009-05-20 - 2009-05-21 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計及び一般 |
| テーマ（英） | System Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2009-05-VLD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング |
| サブタイトル（和） | * |
| タイトル（英） | Importance sampling with two-phase preprocess considering structural symmetry of SRAM circuits |
| サブタイトル（英） | * |
| キーワード(1)（和/英） | モンテカルロ法 / Mote Carlo Method |
| キーワード(2)（和/英） | 重点的サンプリング / Importance Sampling |
| キーワード(3)（和/英） | SRAM / SRAM |
| キーワード(4)（和/英） | 製造ばらつき / process variation |
| キーワード(5)（和/英） | 歩留り / yield |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 伊達 貴徳 / Takanori Date / ダテ タカノリ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 萩原 汐 / Shiho Hagiwara / ハギワラ シホ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 上薗 巧 / Takumi Uezono / ウエゾノ タクミ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第4著者 氏名（和/英/ヨミ） | 佐藤 高史 / Takashi Sato / サトウ タカシ |
| 第4著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 益 一哉 / Kazuya Masu / マス カズヤ |
| 第5著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-05-21 10:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2009-5 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.34 |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2009-05-13 (VLD) |
[研究会発表申込システムのトップページに戻る]