| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-06-12 10:35 4x4 MIMO-OFDM受信機における動的再構成可能なMMSE検出器のLSI設計 ○池内博一・吉澤真吾・宮永喜一（北大）  SIS2009-14 |
|
| 抄録 | （和） | 本報告では4x4MIMO-OFDM受信機における動的再構成可能なMMSE検出器のVLSIアーキテクチャを提案する．MIMO-OFDM方式ではMIMO復号においてサブキャリア毎の逆行列計算を実時間処理で行う必要があるため，専用回路による演算処理の高速化と同時に回路規模の縮小化が要求される．提案手法では，ストラッセン方式行列乗算および逆行列計算において動的再構成アーキテクチャを導入し，MIMO-OFDM受信機MMSE検出器での許容遅延内で演算回路を最適化する．これにより提案法は従来法よりも大幅な回路規模および消費電力の削減を達成している．MMSE検出回路をCMOS 90 nmプロセス上に実装したときの処理遅延，回路面積，消費電力について従来法と比較評価した． |
| （英） | This report presents a VLSI architecture of dynamic reconfigurable MMSE detection in a 4x4 MIMO-OFDM receiver. MIMO-OFDM imposes requirement of fast computing on the matrix inversion and small circuit area because of strict timing in frame structure and subcarrier-by-subcarrier basis processing. We propose a technique to optimize arithmetic units in the allowed time of pipelined MMSE detector by adopting a dynamic reconfigurable architecture to compute Strassen's algorithms of matrix inversion and multiplication. The proposed technique achieves large reduction of circuit area and power consumption. The designed circuit has been implemented to a 90-nm CMOS process and evaluated in processing latency, circuit area and power consumption. | |
| キーワード | （和） | MIMO-OFDM / MIMOデコーダ / MMSE検出 / 動的再構成可能 / VLSIアーキテクチャ / / / |
| （英） | MIMO-OFDM / MIMO Decoder / MMSE Detection / Dynamic Reconfigurable / VLSI Architecture / / / | |
| 文献情報 | 信学技報, vol. 109, no. 78, SIS2009-14, pp. 79-84, 2009年6月. | |
| 資料番号 | SIS2009-14 | |
| 発行日 | 2009-06-04 (SIS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SIS2009-14 |
|
| 研究会情報 | |
| 研究会 | SIS |
| 開催期間 | 2009-06-11 - 2009-06-12 |
| 開催地（和） | 沖縄県久米島町立具志川農村環境改善センター |
| 開催地（英） | |
| テーマ（和） | スマートパーソナルシステム，一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | SIS |
| 会議コード | 2009-06-SIS |
| 本文の言語 | 日本語 |
| タイトル（和） | 4x4 MIMO-OFDM受信機における動的再構成可能なMMSE検出器のLSI設計 |
| サブタイトル（和） | |
| タイトル（英） | VLSI Design of a Dynamic Reconfigurable MMSE Detector for 4x4 MIMO-OFDM Receiver |
| サブタイトル（英） | |
| キーワード(1)（和/英） | MIMO-OFDM / MIMO-OFDM |
| キーワード(2)（和/英） | MIMOデコーダ / MIMO Decoder |
| キーワード(3)（和/英） | MMSE検出 / MMSE Detection |
| キーワード(4)（和/英） | 動的再構成可能 / Dynamic Reconfigurable |
| キーワード(5)（和/英） | VLSIアーキテクチャ / VLSI Architecture |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 池内 博一 / Hirokazu Ikeuchi / イケウチ ヒロカズ |
| 第1著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 吉澤 真吾 / Shingo Yoshizawa / ヨシザワ シンゴ |
| 第2著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 宮永 喜一 / Yoshikazu Miyanaga / ミヤナガ ヨシカズ |
| 第3著者 所属（和/英） | 北海道大学 (略称： 北大) Hokkaido University (略称： Hokkaido Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-06-12 10:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SIS |
| 資料番号 | SIS2009-14 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.78 |
| ページ範囲 | pp.79-84 |
| ページ数 | 6 |
| 発行日 | 2009-06-04 (SIS) |
[研究会発表申込システムのトップページに戻る]