お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-06-24 15:15
Study of the DC Performance of Fabricated Magnetic Tunnel Junction Integrated on Back-end Metal Line of CMOS Circuits
Fumitaka IgaMasashi KamiyanagiShoji IkedaTohoku Univ.)・Katsuya MiuraTohoku Univ./Hitachi)・Jun HayakawaHitachi)・Haruhiro HasegawaTakahiro HanyuHideo OhnoTetsuo EndohTohoku Univ.ED2009-53 SDM2009-48 エレソ技報アーカイブへのリンク:ED2009-53 SDM2009-48
抄録 (和) In this paper, we have succeeded in the fabrication of high performance Magnetic Tunnel Junction (MTJ) which is integrated in CMOS circuit with 4-Metal / 1-poly Gate 0.14${\rm \mu}$m CMOS process. We have measured the DC characteristics of the MTJ that is fabricated on via metal of 3rd layer metal line.This MTJ of 60x180${\rm nm^2}$ achieves a large change in resistance of 3.52k${\rm \Omega}$ (anti-parallel) with TMR ratio of 151% at room temperature, which is large enough for sensing scheme of standard CMOS logic. Furthermore, the write current is 320${\rm \mu}$A that can be driven by a standard MOS transistor. As the results, it is shown that the DC performance of our fabricated MTJ integrated in CMOS circuits is very good for our novel spin logic (MTJ-based logic) device. 
(英) In this paper, we have succeeded in the fabrication of high performance Magnetic Tunnel Junction (MTJ) which is integrated in CMOS circuit with 4-Metal / 1-poly Gate 0.14${\rm \mu}$m CMOS process. We have measured the DC characteristics of the MTJ that is fabricated on via metal of 3rd layer metal line.This MTJ of 60x180${\rm nm^2}$ achieves a large change in resistance of 3.52k${\rm \Omega}$ (anti-parallel) with TMR ratio of 151% at room temperature, which is large enough for sensing scheme of standard CMOS logic. Furthermore, the write current is 320${\rm \mu}$A that can be driven by a standard MOS transistor. As the results, it is shown that the DC performance of our fabricated MTJ integrated in CMOS circuits is very good for our novel spin logic (MTJ-based logic) device.
キーワード (和) 磁気トンネル接合 (MTJ) / スピン注入磁化反転RAM (STT-RAM) / メモリインロジック / MgOバリア / スピントロニクス / トンネル磁気抵抗効果 (TMR) / 磁気抵抗メモリ (MRAM) / スピン注入磁化反転  
(英) magnetic tunnel junction (MTJ) / spin-transfer torque RAM (STT-RAM) / memory-in-logic / MgO barrier / spintronics / tunnel magnetoresistance (TMR) / magnetoresistive RAM (MRAM) / current induced magnetization switching  
文献情報 信学技報, vol. 109, no. 98, SDM2009-48, pp. 13-16, 2009年6月.
資料番号 SDM2009-48 
発行日 2009-06-17 (ED, SDM) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ED2009-53 SDM2009-48 エレソ技報アーカイブへのリンク:ED2009-53 SDM2009-48

研究会情報
研究会 SDM ED  
開催期間 2009-06-24 - 2009-06-26 
開催地(和) 海雲台グランドホテル(釜山、韓国) 
開催地(英) Haeundae Grand Hotel, Busan, Korea 
テーマ(和) 第17回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2009) 
テーマ(英) 2009 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices 
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2009-06-SDM-ED 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) Study of the DC Performance of Fabricated Magnetic Tunnel Junction Integrated on Back-end Metal Line of CMOS Circuits 
サブタイトル(英)  
キーワード(1)(和/英) 磁気トンネル接合 (MTJ) / magnetic tunnel junction (MTJ)  
キーワード(2)(和/英) スピン注入磁化反転RAM (STT-RAM) / spin-transfer torque RAM (STT-RAM)  
キーワード(3)(和/英) メモリインロジック / memory-in-logic  
キーワード(4)(和/英) MgOバリア / MgO barrier  
キーワード(5)(和/英) スピントロニクス / spintronics  
キーワード(6)(和/英) トンネル磁気抵抗効果 (TMR) / tunnel magnetoresistance (TMR)  
キーワード(7)(和/英) 磁気抵抗メモリ (MRAM) / magnetoresistive RAM (MRAM)  
キーワード(8)(和/英) スピン注入磁化反転 / current induced magnetization switching  
第1著者 氏名(和/英/ヨミ) 伊賀 文崇 / Fumitaka Iga / イガ フミタカ
第1著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第2著者 氏名(和/英/ヨミ) 上柳 雅史 / Masashi Kamiyanagi / カミヤナギ マサシ
第2著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第3著者 氏名(和/英/ヨミ) 池田 正二 / Shoji Ikeda / イケダ ショウジ
第3著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第4著者 氏名(和/英/ヨミ) 三浦 勝哉 / Katsuya Miura / ミウラ カツヤ
第4著者 所属(和/英) 東北大学/株式会社 日立製作所 基礎研究所 (略称: 東北大/日立)
Tohoku University/Hitachi Advanced Research Laboratory (略称: Tohoku Univ./Hitachi)
第5著者 氏名(和/英/ヨミ) 早川 純 / Jun Hayakawa / ハヤカワ ジュン
第5著者 所属(和/英) 株式会社 日立製作所 基礎研究所 (略称: 日立)
Hitachi Advanced Research Laboratory (略称: Hitachi)
第6著者 氏名(和/英/ヨミ) 長谷川 晴弘 / Haruhiro Hasegawa / ハセガワ ハルヒロ
第6著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第7著者 氏名(和/英/ヨミ) 羽生 貴弘 / Takahiro Hanyu / ハニュウ タカヒロ
第7著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第8著者 氏名(和/英/ヨミ) 大野 英男 / Hideo Ohno / オオノ ヒデオ
第8著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第9著者 氏名(和/英/ヨミ) 遠藤 哲郎 / Tetsuo Endoh / エンドウ テツオ
第9著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-06-24 15:15:00 
発表時間 15分 
申込先研究会 SDM 
資料番号 ED2009-53, SDM2009-48 
巻番号(vol) vol.109 
号番号(no) no.97(ED), no.98(SDM) 
ページ範囲 pp.13-16 
ページ数
発行日 2009-06-17 (ED, SDM) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会