| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-06-25 13:00 Sub-10 nm Multi-Nano-Pillar Type Vertical MOSFET ○Tetsuo Endoh・Koji Sakui・Yukio Yasuda（Tohoku Univ./JST-CREST）  ED2009-90 SDM2009-85 |
|
| 抄録 | （和） | The excellent performance of 10nm gate Multi-Nano-Pillar type (M-) Vertical MOSFET has been numerically shown for the first time. It is made clear that M-Vertical MOSFET, in comparison with the conventional Single Pillar type (S-) Vertical MOSFET, achieve an increased driving current by more than 2 times, a nearly ideal S-factor, and a suppressed cutoff-leakage current by less than 1/60 by suppressing short channel effect and by suppressing the DIBL effect. Moreover, mechanisms of these improvements of the M-Vertical MOSFET are made clear. From all of the above, it is shown that M-Vertical MOSFET is a key device candidate for future high speed and low power LSI’s in the sub-10nm generation. |
| （英） | The excellent performance of 10nm gate Multi-Nano-Pillar type (M-) Vertical MOSFET has been numerically shown for the first time. It is made clear that M-Vertical MOSFET, in comparison with the conventional Single Pillar type (S-) Vertical MOSFET, achieve an increased driving current by more than 2 times, a nearly ideal S-factor, and a suppressed cutoff-leakage current by less than 1/60 by suppressing short channel effect and by suppressing the DIBL effect. Moreover, mechanisms of these improvements of the M-Vertical MOSFET are made clear. From all of the above, it is shown that M-Vertical MOSFET is a key device candidate for future high speed and low power LSI’s in the sub-10nm generation. | |
| キーワード | （和） | 縦型構造MOSFET / ３次元構造デバイス / MOSFET / LSI / / / / |
| （英） | Vertical MOSFET / 3D structured Device / MOSFET / LSI / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 98, SDM2009-85, pp. 173-176, 2009年6月. | |
| 資料番号 | SDM2009-85 | |
| 発行日 | 2009-06-17 (ED, SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ED2009-90 SDM2009-85 |
|
| 研究会情報 | |
| 研究会 | SDM ED |
| 開催期間 | 2009-06-24 - 2009-06-26 |
| 開催地（和） | 海雲台グランドホテル（釜山、韓国） |
| 開催地（英） | Haeundae Grand Hotel, Busan, Korea |
| テーマ（和） | 第17回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2009) |
| テーマ（英） | 2009 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2009-06-SDM-ED |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Sub-10 nm Multi-Nano-Pillar Type Vertical MOSFET |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 縦型構造MOSFET / Vertical MOSFET |
| キーワード(2)（和/英） | ３次元構造デバイス / 3D structured Device |
| キーワード(3)（和/英） | MOSFET / MOSFET |
| キーワード(4)（和/英） | LSI / LSI |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 遠藤 哲郎 / Tetsuo Endoh / エンドウ テツオ |
| 第1著者 所属（和/英） | 東北大学/JST-CREST (略称： 東北大/JST) Tohoku University/JST-CREST (略称： Tohoku Univ./JST-CREST) |
| 第2著者 氏名（和/英/ヨミ） | 作井 康司 / Koji Sakui / サクイ コウジ |
| 第2著者 所属（和/英） | 東北大学/JST-CREST (略称： 東北大/JST) Tohoku University/JST-CREST (略称： Tohoku Univ./JST-CREST) |
| 第3著者 氏名（和/英/ヨミ） | 安田 幸夫 / Yukio Yasuda / ヤスダ ユキオ |
| 第3著者 所属（和/英） | 東北大学/JST-CREST (略称： 東北大/JST) Tohoku University/JST-CREST (略称： Tohoku Univ./JST-CREST) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-06-25 13:00:00 |
| 発表時間 | 15分 |
| 申込先研究会 | SDM |
| 資料番号 | ED2009-90, SDM2009-85 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.97(ED), no.98(SDM) |
| ページ範囲 | pp.173-176 |
| ページ数 | 4 |
| 発行日 | 2009-06-17 (ED, SDM) |
[研究会発表申込システムのトップページに戻る]