| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-09-17 13:25 Component Labeling on the FPGA using Few Logic Elements ○Yasuaki Ito・Koji Nakano（Hiroshima Univ.）  RECONF2009-20 |
|
| 抄録 | （和） | 本論文では，二値画像の連結成分にユニークなIDを割り当てるラベリングを行うハードウェアアルゴリズムを提案する．FPGA上で実行することを想定した本ハードウェアでは，$k$-concaveな二値画像に対してラベリングを行う．FPGAに対してラスタスキャン順に入力された二値画像の画素値に対しラベリング処理を行い，その順に処理結果が出力される．本研究のラベリングアルゴリズムの特徴は，効率的にFPGAを利用し，レイテンシが小さいことである．アルテラ社のFPGAを用いて設計したハードウェアを実装し性能評価を行った結果，サイズが$2048 \times 2048$の$20$-concaveな二値画像に対して，約2.9msのレイテンシで出力を開始し，約72msでラベリング処理を完了するハードウェアの作成に成功した．そのときのレイテンシが約2.9msである確認した． |
| （英） | In this paper, we present a hardware connected component labeling algorithm which is a task that assigns unique IDs to the connected components of a binary image. Our hardware on the FPGA assigns labels for $k$-concave binary images. Pixels of a binary image are given to the FPGA in raster order, and the resulting labels are also output in the same order. The advantage of our labeling algorithm is low latency and to use FPGA effectively. We have implemented our hardware labeling algorithm in an Altera Stratix Family FPGA, and evaluated the performance. The implementation result shows that for a $20$-concave binary image of $2048 \times 2048$, our connected component labeling algorithm runs in approximately 72ms and its latency is approximately 2.9ms. |
|
| キーワード | （和） | 連結成分ラベリング / FPGA / ハードウェアアルゴリズム / 画像処理 / / / / |
| （英） | Connected component labeling / FPGA / Hardware algorithm / Image processing / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 198, RECONF2009-20, pp. 7-12, 2009年9月. | |
| 資料番号 | RECONF2009-20 | |
| 発行日 | 2009-09-10 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2009-20 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2009-09-17 - 2009-09-18 |
| 開催地（和） | 宇都宮大学 |
| 開催地（英） | Utsunomiya Univ. |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Sysytems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2009-09-RECONF |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Component Labeling on the FPGA using Few Logic Elements |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 連結成分ラベリング / Connected component labeling |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | ハードウェアアルゴリズム / Hardware algorithm |
| キーワード(4)（和/英） | 画像処理 / Image processing |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 伊藤 靖朗 / Yasuaki Ito / |
| 第1著者 所属（和/英） | 広島大学 (略称： 広島大) Hiroshima University (略称： Hiroshima Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 中野 浩嗣 / Koji Nakano / |
| 第2著者 所属（和/英） | 広島大学 (略称： 広島大) Hiroshima University (略称： Hiroshima Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-09-17 13:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2009-20 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.198 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2009-09-10 (RECONF) |
[研究会発表申込システムのトップページに戻る]