| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-09-18 09:25 再構成型プロセッサDS-HIEにおける入出力データ転送機構の検討 ○梅田賢一・西永康弘・谷川一哉・弘中哲夫（広島市大）  RECONF2009-29 |
|
| 抄録 | （和） | 本研究室ではビットシリアル演算を導入した再構成型プロセッサDS-HIEを開発している．ビットシリアル演算はビットパラレル演算と比較して単位面積当たりに割り付け可能な演算器数を多くすることができる．そのため，多くの演算器を使用することによる並列処理により，高速化が可能となる．しかし，並列処理することにより一度に転送するデータ量が多くなるため，高いデータ転送能力が必要となる．そこで本稿では，まずDS-HIEプロセッサにおいて，どのくらいのデータ転送能力が必要であるかを評価する．そして，その評価結果を基にDS-HIEプロセッサにおいて，十分な性能を発揮するのに必要なデータ転送能力を満たした入出力データ転送機構の検討を行う． |
| （英） | We have developed reconfigurable processor DS-HIE based on bit-serial operation. The merit of bit-serial operation is that it can implement more bit-serial operation units in a chip, compared with bit-parallel operation units. Therefore, many operation units enable high parallel processing on DS-HIE processor. But, parallel processing needs higher data transfer rate to utilize the parallel processing ability. To develop such a data transfer unit, we evaluated the requirements of data transfer, and then examine the structure of data transfer unit to satisfy the requirement. | |
| キーワード | （和） | 再構成型プロセッサ / DS-HIE / 入出力データ転送機構 / ビットシリアル演算 / / / / |
| （英） | Reconfigurable Processor / DS-HIE / Data Transfer Unit / Bit-serial Operation / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 198, RECONF2009-29, pp. 61-66, 2009年9月. | |
| 資料番号 | RECONF2009-29 | |
| 発行日 | 2009-09-10 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2009-29 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2009-09-17 - 2009-09-18 |
| 開催地（和） | 宇都宮大学 |
| 開催地（英） | Utsunomiya Univ. |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Sysytems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2009-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 再構成型プロセッサDS-HIEにおける入出力データ転送機構の検討 |
| サブタイトル（和） | |
| タイトル（英） | Consideration of Data Transfer Unit in Reconfigurable Processor DS-HIE |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 再構成型プロセッサ / Reconfigurable Processor |
| キーワード(2)（和/英） | DS-HIE / DS-HIE |
| キーワード(3)（和/英） | 入出力データ転送機構 / Data Transfer Unit |
| キーワード(4)（和/英） | ビットシリアル演算 / Bit-serial Operation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 梅田 賢一 / Ken'ichi Umeda / ウメダ ケンイチ |
| 第1著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 第2著者 氏名（和/英/ヨミ） | 西永 康弘 / Yasuhiro Nishinaga / ニシナガ ヤスヒロ |
| 第2著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 第3著者 氏名（和/英/ヨミ） | 谷川 一哉 / Kazuya Tanigawa / タニガワ カズヤ |
| 第3著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 第4著者 氏名（和/英/ヨミ） | 弘中 哲夫 / Tetsuo Hironaka / ヒロナカ テツオ |
| 第4著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-09-18 09:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2009-29 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.198 |
| ページ範囲 | pp.61-66 |
| ページ数 | 6 |
| 発行日 | 2009-09-10 (RECONF) |
[研究会発表申込システムのトップページに戻る]