| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-09-18 10:25 小容量FPGAによるスケーラブルなシステム評価環境の構築手法 ○渡邉伸平・高前田伸也・姜 軒（東工大）・三好健文（東工大/JST）・吉瀬謙二（東工大）  RECONF2009-31 |
|
| 抄録 | （和） | メニーコアプロセッサの動作を現実的な時間でシミュレーションするために，我々はハードウェアによるシミュレーション環境ScalableCoreを提案している． これは，シミュレーションノード(ScalableCore unit)を，4方向に拡張可能な共通の接続インターフェース(ScalableCore board)を用いて接続することで，高い拡張性を実現する． 小容量のFPGAを複数用いたScalableCoreの実装方法を検討する． この実装方法は，メニーコアプロセッサ内の各コアを各FPGAに対応づけることで，ハードウェアによるシミュレーションの実装で問題となる複雑さを軽減させることができる． また，それぞれ独立したFPGAパッケージであることから，各ScalbleCore unitが必要とするメモリに接続するためのポートを十分に確保することができる． 初期評価として，ScalableCore UnitとScalableCore Boardを試作し，シミュレーション速度を評価したところ，ソフトウェアシミュレータ比で約7倍程度のスピードアップにとどまり，高速化への課題があることを確認した． |
| （英） | In order to practically simulate many-core processor, the authors proposed ScalableCore which is a hardware simulator. ScalableCore consists of Simulation nodes named ScalableCore unit, which correspond to cores in the target processor, and common interfaces named ScalableCore Board, which connects simulation nodes. Since each Scalable board can connect four ScalableCore units around it, ScalableCore can achieve high scalability. It is proposed to implement ScalableCore onto a lot of small-sized FPGAs. The proposed method can reduce the complexity which is a major problem, by implementing each ScalableCore unit onto a small-sized FPGA. And the method can also provide sufficiently required I/O ports for local memory, because of implementation by using independent packages. In this paper, a primary version of the proposed implementation is shown and the simulating speed is estimated. By the result, it is shown that simulating speed of this implementation is 7x speeds over software simulator. It is not enough and much more effective implementation is required. |
|
| キーワード | （和） | FPGA / メニーコアプロセッサ / 評価環境 / プロトタイピング / / / / |
| （英） | FPGA / Many-core processor / evaluation environment / prototyping / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 198, RECONF2009-31, pp. 73-78, 2009年9月. | |
| 資料番号 | RECONF2009-31 | |
| 発行日 | 2009-09-10 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2009-31 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2009-09-17 - 2009-09-18 |
| 開催地（和） | 宇都宮大学 |
| 開催地（英） | Utsunomiya Univ. |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Sysytems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2009-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 小容量FPGAによるスケーラブルなシステム評価環境の構築手法 |
| サブタイトル（和） | |
| タイトル（英） | A Study of Scalable Prototyping System with Small-sized FPGAs |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | メニーコアプロセッサ / Many-core processor |
| キーワード(3)（和/英） | 評価環境 / evaluation environment |
| キーワード(4)（和/英） | プロトタイピング / prototyping |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 渡邉 伸平 / Shimpei Watanabe / ワタナベ シンペイ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech) |
| 第2著者 氏名（和/英/ヨミ） | 高前田 伸也 / Shinya Takamaeda / タカマエダ シンヤ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech) |
| 第3著者 氏名（和/英/ヨミ） | 姜 軒 / Ken Kyou / キョウ ケン |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech) |
| 第4著者 氏名（和/英/ヨミ） | 三好 健文 / Takefumi Miyoshi / ミヨシ タケフミ |
| 第4著者 所属（和/英） | 東京工業大学/JST (略称： 東工大/JST) Tokyo Institute of Technology/JST (略称： Tokyo Inst. of Tech/JST) |
| 第5著者 氏名（和/英/ヨミ） | 吉瀬 謙二 / Kenji Kise / キセ ケンジ |
| 第5著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-09-18 10:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2009-31 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.198 |
| ページ範囲 | pp.73-78 |
| ページ数 | 6 |
| 発行日 | 2009-09-10 (RECONF) |
[研究会発表申込システムのトップページに戻る]