| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-09-18 09:00 ビットシリアル演算器を用いた再構成型プロセッサDS-HIEにおけるデータフロー生成の最適化手法の提案 ○西永康弘・梅田賢一・谷川一哉・弘中哲夫（広島市大）  RECONF2009-28 |
|
| 抄録 | （和） | 我々の研究室ではビットシリアル演算器を用いた再構成型プロセッサDS-HIEを開発している．ビットシリアル演算方式では演算のレイテンシが大きくなるため，DS-HIEではスループット重視で性能の向上を目指している．DS-HIEにおいてスループットを向上するためには，DS-HIEに搭載されている各演算器へのデータの入力タイミングが重要となり，DS-HIEへデータフローグラフをマッピングする際にはそれを考慮する必要がある．そこで本稿ではコンパイラによりDS-HIE上にマッピングするのに最適なデータフローグラフへ変換する最適化手法を提案する．提案したアルゴリズムを実装した結果，1次元DCTにおいて最適化する前と比較して約3倍の性能向上となり，演算器使用率はDCTに関しては約15%の増加，FIRに関しては約3%の増加となった． |
| （英） | Our laboratory has developed a reconfigurable processor DS-HIE based on bit-serial operation. The DS-HIE processor achieves high performance by throughput, because bit-serial computation manner has a large latency. To achieve high performance by throughput with the DS-HIE processor, input timing at each operation unit of the DS-HIE is important. If there is a difference to the input to a operation unit, the DS-HIE cannot achieve high performance. So, to achieve high performance by throughput, it is necessary to generate the data-flow graph which mapped on the DS-HIE and adjusted timing to improve the problem. In this paper, we propose a method to generate an optimized dataflow graph by a compiler. The benchmark programs to evaluate the impact of the optimization were DCT and FIR. The result shows that it can achieve three times higher performance with the optimization. | |
| キーワード | （和） | 再構成型プロセッサ / DS-HIE / 最適化 / データフローグラフ / ビットシリアル演算 / / / |
| （英） | reconfigurable processor / DS-HIE / optimization / data-flow graph / bit-serial operation / / / | |
| 文献情報 | 信学技報, vol. 109, no. 198, RECONF2009-28, pp. 55-60, 2009年9月. | |
| 資料番号 | RECONF2009-28 | |
| 発行日 | 2009-09-10 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2009-28 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2009-09-17 - 2009-09-18 |
| 開催地（和） | 宇都宮大学 |
| 開催地（英） | Utsunomiya Univ. |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Sysytems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2009-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | ビットシリアル演算器を用いた再構成型プロセッサDS-HIEにおけるデータフロー生成の最適化手法の提案 |
| サブタイトル（和） | |
| タイトル（英） | A Proposal for a Method to Generate Optimized Dataflow for Reconfigurable Processor DS-HIE Based on Bit Serial Operation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 再構成型プロセッサ / reconfigurable processor |
| キーワード(2)（和/英） | DS-HIE / DS-HIE |
| キーワード(3)（和/英） | 最適化 / optimization |
| キーワード(4)（和/英） | データフローグラフ / data-flow graph |
| キーワード(5)（和/英） | ビットシリアル演算 / bit-serial operation |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 西永 康弘 / Yasuhiro Nishinaga / ニシナガ ヤスヒロ |
| 第1著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 梅田 賢一 / Ken'ichi Umeda / ウメダ ケンイチ |
| 第2著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 谷川 一哉 / Kazuya Tanigawa / タニガワ カズヤ |
| 第3著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 弘中 哲夫 / Tetsuo Hironaka / ヒロナカ テツオ |
| 第4著者 所属（和/英） | 広島市立大学大学院 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-09-18 09:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2009-28 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.198 |
| ページ範囲 | pp.55-60 |
| ページ数 | 6 |
| 発行日 | 2009-09-10 (RECONF) |
[研究会発表申込システムのトップページに戻る]