| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-09-18 10:50 An FPGA-based Tiny Processing System for Small Embedded System and Education ○Koji Nakano・Yasuaki Ito・Kensuke Kawakami・Koji Shigemoto（Hiroshima Univ）  RECONF2009-32 |
|
| 抄録 | （和） | 本稿では，単純，スケーラブル，かつポータブルで，FPGAに 実装可能なTiny processing systemを提案する． このシステムは，16-bitのプロセッサ，クロスアセンブラ，クロスコンパイラを 含んでいる． このシステムのソースコードは極めて少なく， 16-bitのプロセッサはVerilog~HDLで268行で書かれている． クロスアセンブラは38行のPerlスクリプトである． クロスコンパイラは，23行の字句解析のためのFlex文法ファイルと，90行の 構文解析とコード生成のためのBison文法ファイルから構成される． よって，このTiny processing systemは容易に理解でき，機能拡張も 難しくない． このシステムの教育と小型組込みシステムへの応用を示す． |
| （英） | The main contribution of this paper is to present a simple, scalable, and portable tiny processing system which can be implemented in various FPGAs. Our processing system includes a 16-bit processor, a cross assembler, and a cross compiler. Our tiny processing system has been used for the embedded system and a course material for graduate course education. As real-life applications, we have developed a PONG-like mini game and an RSA encryption/decryption systembased on the tiny processing system. Therefore, our tiny processing system benefits computer system education and small embedded system development. |
|
| キーワード | （和） | 組込みシステム / CPU / Verilog HDL / 教育 / / / / |
| （英） | Embedded System / CPU / Verilog HDL / Education / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 198, RECONF2009-32, pp. 79-84, 2009年9月. | |
| 資料番号 | RECONF2009-32 | |
| 発行日 | 2009-09-10 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2009-32 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2009-09-17 - 2009-09-18 |
| 開催地（和） | 宇都宮大学 |
| 開催地（英） | Utsunomiya Univ. |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Sysytems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2009-09-RECONF |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | An FPGA-based Tiny Processing System for Small Embedded System and Education |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 組込みシステム / Embedded System |
| キーワード(2)（和/英） | CPU / CPU |
| キーワード(3)（和/英） | Verilog HDL / Verilog HDL |
| キーワード(4)（和/英） | 教育 / Education |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 中野 浩嗣 / Koji Nakano / ナカノ コウジ |
| 第1著者 所属（和/英） | 広島大学 (略称： 広島大) Hiroshima University (略称： Hiroshima Univ) |
| 第2著者 氏名（和/英/ヨミ） | 伊藤 靖朗 / Yasuaki Ito / イトウ ヤスアキ |
| 第2著者 所属（和/英） | 広島大学 (略称： 広島大) Hiroshima University (略称： Hiroshima Univ) |
| 第3著者 氏名（和/英/ヨミ） | 川上 賢介 / Kensuke Kawakami / カワカミ ケンスケ |
| 第3著者 所属（和/英） | 広島大学 (略称： 広島大) Hiroshima University (略称： Hiroshima Univ) |
| 第4著者 氏名（和/英/ヨミ） | 重本 耕司 / Koji Shigemoto / シゲモト コウジ |
| 第4著者 所属（和/英） | 広島大学 (略称： 広島大) Hiroshima University (略称： Hiroshima Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-09-18 10:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2009-32 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.198 |
| ページ範囲 | pp.79-84 |
| ページ数 | 6 |
| 発行日 | 2009-09-10 (RECONF) |
[研究会発表申込システムのトップページに戻る]