お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-10-01 09:35
65nmCMOSテクノロジによる6bit任意デジタル雑音エミュレータの開発
藤本大介松野哲郎神戸大)・小坂大輔エイアールテック)・濱西直之田邉 顕塩地正純東芝)・永田 真神戸大/エイアールテックICD2009-34 エレソ技報アーカイブへのリンク:ICD2009-34
抄録 (和) 時分割寄生容量列(time-series charging of divided parasitic capacitance:TSDPC) モデルに基づいたCMOS
デジタル回路の電源雑音発生をエミュレートする任意雑音発生回路(arbitrary noise generator:ANG) を提案する.プ
ロトタイプは128 ワードのSRAM によって容量値を任意設定可能な32 セル×32 セルの6 ビットTSDPC セルアレイ
で,65nm 1.2V CMOS テクノロジを用いて実装しサイズは2×2 mm2 である.本回路を用いて,レジスタ列や演算装
置などのロジックコアのデジタル雑音のエミュレーションを行い,電源,グラウンド,基板での雑音波形をオンチッ
プモニタによって取得した. 
(英) An arbitrary noise generator (ANG) is based on time-series charging of divided parasitic capacitance
(TSDPC) and emulates power supply noise generation in a CMOS digital circuit. A prototype ANG incorporates
an array of 32 × 32 6-bit TSDPC cells along with a 128-word vector memory and occupies 2 × 2 mm2 in a 65 nm
1.2 V CMOS technology. Digital noise emulation of functional logic cores such as register arrays and processing
elements is demonstrated with chip-level waveform monitoring at power supply, ground, as well as substrate nodes.
キーワード (和) TSDPCモデル / 電源雑音 / / / / / /  
(英) TSDPC model / Power supply noise / / / / / /  
文献情報 信学技報, vol. 109, no. 214, ICD2009-34, pp. 7-10, 2009年10月.
資料番号 ICD2009-34 
発行日 2009-09-24 (ICD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ICD2009-34 エレソ技報アーカイブへのリンク:ICD2009-34

研究会情報
研究会 ICD ITE-IST  
開催期間 2009-10-01 - 2009-10-02 
開催地(和) キャンパス・イノベーションセンター東京(田町) 
開催地(英) CIC Tokyo (Tamachi) 
テーマ(和) アナログ、アナデジ混載、RF及びセンサインタフェース回路 
テーマ(英) Analog, Mixed analog and digital, RF, and sensor interface circuitry 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2009-10-ICD-IST 
本文の言語 日本語 
タイトル(和) 65nmCMOSテクノロジによる6bit任意デジタル雑音エミュレータの開発 
サブタイトル(和)  
タイトル(英) A 6-bit Arbitrary Digital Noise Emulator in 65nm CMOS Technology 
サブタイトル(英)  
キーワード(1)(和/英) TSDPCモデル / TSDPC model  
キーワード(2)(和/英) 電源雑音 / Power supply noise  
キーワード(3)(和/英) /  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 藤本 大介 / Daisuke Fujimoto / フジモト ダイスケ
第1著者 所属(和/英) 神戸大学 (略称: 神戸大)
Kobe University (略称: Kobe Univ.)
第2著者 氏名(和/英/ヨミ) 松野 哲郎 / Tetsuro Matsuno / マツノ テツロウ
第2著者 所属(和/英) 神戸大学 (略称: 神戸大)
Kobe University (略称: Kobe Univ.)
第3著者 氏名(和/英/ヨミ) 小坂 大輔 / Daisuke Kosaka / コサカ ダイスケ
第3著者 所属(和/英) 株式会社 A-R-Tec (略称: エイアールテック)
A-R-Tec Corporation (略称: A-R-Tec)
第4著者 氏名(和/英/ヨミ) 濱西 直之 / Naoyuki Hamanishi / ハマニシ ナオユキ
第4著者 所属(和/英) 株式会社 東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第5著者 氏名(和/英/ヨミ) 田邉 顕 / Ken Tanabe / タナベ ケン
第5著者 所属(和/英) 株式会社 東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第6著者 氏名(和/英/ヨミ) 塩地 正純 / Masazumi Shiochi / シオチ マサズミ
第6著者 所属(和/英) 株式会社 東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba Corp.)
第7著者 氏名(和/英/ヨミ) 永田 真 / Makoto Nagata / ナガタ マコト
第7著者 所属(和/英) 神戸大学/株式会社 A-R-Tec (略称: 神戸大/エイアールテック)
Kobe University/A-R-Tec Corporation (略称: Kobe Univ./A-R-Tec)
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-10-01 09:35:00 
発表時間 25分 
申込先研究会 ICD 
資料番号 ICD2009-34 
巻番号(vol) vol.109 
号番号(no) no.214 
ページ範囲 pp.7-10 
ページ数
発行日 2009-09-24 (ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会