| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-10-02 12:40 フォールディング補間アーキテクチャを用いた自己補正方式6ビット2.7GS/s ADC 中島雄二（NECエレクトロニクス）・○阪口明美・大城戸敏夫（NECマイクロシステム）・松本哲也・四柳道夫（NECエレクトロニクス）  ICD2009-53 |
|
| 抄録 | （和） | 90nm CMOS プロセスを用いて 自己補正方式の6ビット2.7GS/s ADCを開発した。これは、数GHz動作のADCの自己補正に成功した初めての報告である。本ADCの補正アルゴリズムはプロセスばらつきを補正するだけでなく動作時の環境変化に対しても追随して補正することができるものである。また、電力消費を最小限にするために、フォールディングに適したアーキテクチャの開発を行った。本ADCは1V、2.7GHz動作で50mWの電力を消費する。Figure of Merit は0.47pJ/conv-stepであり、6bit以上の分解能、且つ、数GHz動作のADCでは、最も良い値である。 |
| （英） | We have developed a 6b 2.7GS/s Folding ADC with on-chip self-background calibration in 90nm CMOS. This is the first report of a successful background-calibrated ADC with a sampling rate of multi GHz. The algorithm enabled us to realize a system robust against environmental and process variation. To minimize the power consumption, a cascaded-calibration architecture was developed. The ADC dissipates 50mW at 2.7GS/s from a 1.0V supply. The figure of merit is 0.47pJ/conversion-step, which is the best reported value for multi-GHz ADCs with a resolution of 6bit or more. | |
| キーワード | （和） | ADC / フォールディング / 自己補正 / 補正 / 高速 / 低消費電力 / CCFI / 分散型T/H |
| （英） | ADC / folding / self-background / calibrate / high speed / low power / CCFI / distributed T/H | |
| 文献情報 | 信学技報, vol. 109, no. 214, ICD2009-53, pp. 111-116, 2009年10月. | |
| 資料番号 | ICD2009-53 | |
| 発行日 | 2009-09-24 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2009-53 |
|
| 研究会情報 | |
| 研究会 | ICD ITE-IST |
| 開催期間 | 2009-10-01 - 2009-10-02 |
| 開催地（和） | キャンパス・イノベーションセンター東京（田町） |
| 開催地（英） | CIC Tokyo (Tamachi) |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路 |
| テーマ（英） | Analog, Mixed analog and digital, RF, and sensor interface circuitry |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2009-10-ICD-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | フォールディング補間アーキテクチャを用いた自己補正方式6ビット2.7GS/s ADC |
| サブタイトル（和） | |
| タイトル（英） | A Self-Background Calibrated 6b 2.7GS/s ADC with Cascade-Calibrated Folding-Interpolating Architecture |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ADC / ADC |
| キーワード(2)（和/英） | フォールディング / folding |
| キーワード(3)（和/英） | 自己補正 / self-background |
| キーワード(4)（和/英） | 補正 / calibrate |
| キーワード(5)（和/英） | 高速 / high speed |
| キーワード(6)（和/英） | 低消費電力 / low power |
| キーワード(7)（和/英） | CCFI / CCFI |
| キーワード(8)（和/英） | 分散型T/H / distributed T/H |
| 第1著者 氏名（和/英/ヨミ） | 中島 雄二 / Yuji Nakajima / ナカジマ ユウジ |
| 第1著者 所属（和/英） | NECエレクトロニクス(株) (略称： NECエレクトロニクス) NEC Electronics Corporation (略称： NEC Electronics) |
| 第2著者 氏名（和/英/ヨミ） | 阪口 明美 / Akemi Sakaguchi / サカグチ アケミ |
| 第2著者 所属（和/英） | NECマイクロシステム(株) (略称： NECマイクロシステム) NEC Micro Systems, Ltd. (略称： NEC Micro Systems) |
| 第3著者 氏名（和/英/ヨミ） | 大城戸 敏夫 / Toshio Ohkido / オオキド トシオ |
| 第3著者 所属（和/英） | NECマイクロシステム(株) (略称： NECマイクロシステム) NEC Micro Systems, Ltd. (略称： NEC Micro Systems) |
| 第4著者 氏名（和/英/ヨミ） | 松本 哲也 / Tetsuya Matsumoto / マツモト テツヤ |
| 第4著者 所属（和/英） | NECエレクトロニクス(株) (略称： NECエレクトロニクス) NEC Electronics Corporation (略称： NEC Electronics) |
| 第5著者 氏名（和/英/ヨミ） | 四柳 道夫 / Michio Yotsuyanagi / |
| 第5著者 所属（和/英） | NECエレクトロニクス(株) (略称： NECエレクトロニクス) NEC Electronics Corporation (略称： NEC Electronics) |
| 講演者 | 第2著者 |
| 発表日時 | 2009-10-02 12:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2009-53 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.214 |
| ページ範囲 | pp.111-116 |
| ページ数 | 6 |
| 発行日 | 2009-09-24 (ICD) |
[研究会発表申込システムのトップページに戻る]