| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2009-10-02 17:50 極低電力サブスレッショルド・ディジタル回路のオンチップ遅延バラツキ補正技術 ○大崎勇士・廣瀬哲也・松本 啓・黒木修隆・沼 昌宏（神戸大）  ICD2009-62 |
|
| 抄録 | （和） | LSIの消費電力を格段に削減する設計手法として，MOSFETをサブスレッショルド領域で動作させて回路システムを構築する技術が注目されている．しかし，本設計手法は極低電力動作を実現できる一方で，動作環境・製造プロセスのバラツキが回路特性に深刻な影響を与える．特に，MOSFETのしきい値電圧のバラツキの影響を強く受ける．これにより，サブスレッショルド・ディジタル回路の特性変動，特に遅延時間の変動を引き起こし，設計性の確保が困難になる．そこで本研究では，サブスレッショルド・ディジタル回路の遅延時間バラツキを緩和させるための回路技術を提案する．本手法ではMOSFETのしきい値電圧をオンチップでモニタし，このモニタ電圧をサブスレッショルド・ディジタル回路の電源電圧に反映させることで遅延バラツキを補正する．ディジタル回路の例として，リング発振器と8-bitリップル・キャリー加算器を例にとり評価を行なった．評価結果より，対数分布に従う遅延時間バラツキを正規分布にまで抑制することができることを確認した． |
| （英） | Subthreshold LSIs can achieve ultra-low power. However, threshold voltage variations with temperature and fabrication process have significant impact on the circuit performance. In subthreshold digital circuits, delay time changes exponentially with threshold-voltage variations. To solve this problem, we propose a delay-compensation technique for subthreshold digital circuits. On-chip threshold-voltage monitoring and supply-voltage scaling are adopted to mitigate threshold-voltage variations. As examples of subthreshold digital circuits, we have evaluated the delay time in a ring oscillator and an 8-bit ripple carry adder. With the proposed techinque, the delay time can be improved from log-normal to normal distribution. | |
| キーワード | （和） | サブスレッショルド動作 / ディジタル回路 / バラツキ / 遅延補正 / / / / |
| （英） | Subthreshold operation / Digital circuits / Variation / Delay compensation / / / / | |
| 文献情報 | 信学技報, vol. 109, no. 214, ICD2009-62, pp. 165-170, 2009年10月. | |
| 資料番号 | ICD2009-62 | |
| 発行日 | 2009-09-24 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2009-62 |
|
| 研究会情報 | |
| 研究会 | ICD ITE-IST |
| 開催期間 | 2009-10-01 - 2009-10-02 |
| 開催地（和） | キャンパス・イノベーションセンター東京（田町） |
| 開催地（英） | CIC Tokyo (Tamachi) |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路 |
| テーマ（英） | Analog, Mixed analog and digital, RF, and sensor interface circuitry |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2009-10-ICD-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | 極低電力サブスレッショルド・ディジタル回路のオンチップ遅延バラツキ補正技術 |
| サブタイトル（和） | |
| タイトル（英） | Delay Variation Tolerant Subthreshold Digital Circuits for Ultra-Low Power |
| サブタイトル（英） | |
| キーワード(1)（和/英） | サブスレッショルド動作 / Subthreshold operation |
| キーワード(2)（和/英） | ディジタル回路 / Digital circuits |
| キーワード(3)（和/英） | バラツキ / Variation |
| キーワード(4)（和/英） | 遅延補正 / Delay compensation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 大崎 勇士 / Yuji Osaki / オオサキ ユウジ |
| 第1著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 廣瀬 哲也 / Tetsuya Hirose / ヒロセ テツヤ |
| 第2著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 松本 啓 / Kei Matsumoto / マツモト ケイ |
| 第3著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 黒木 修隆 / Nobutaka Kuroki / クロキ ノブタカ |
| 第4著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 沼 昌宏 / Masahiro Numa / ヌマ マサヒロ |
| 第5著者 所属（和/英） | 神戸大学 (略称： 神戸大) Kobe University (略称： Kobe Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2009-10-02 17:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2009-62 |
| 巻番号（vol） | vol.109 |
| 号番号（no） | no.214 |
| ページ範囲 | pp.165-170 |
| ページ数 | 6 |
| 発行日 | 2009-09-24 (ICD) |
[研究会発表申込システムのトップページに戻る]