講演抄録/キーワード |
講演名 |
2009-10-20 14:55
SFQ TDCを用いた64 kb Josephson/CMOSハイブリッドメモリのアクセスタイム測定 ○岡本悠史・朴 熙中・陳 賢珠・矢口謙太・山梨裕希・吉川信行(横浜国大) SCE2009-21 エレソ技報アーカイブへのリンク:SCE2009-21 |
抄録 |
(和) |
我々はこれまでにRohm 0.35 μm プロセスを用いてSFQ/CMOSハイブッドメモリの検討を行ってきた。その結果、16kb SFQ/CMOSハイブリッドメモリにおいて1.2 nsのアクセスタイムが得られていたが、ダブルピークがなどの問題も残った。今回、SRL 2.5 kA/cm2 Nb プロセスならびにRohm 0.18 μm プロセスを用いて、より大規模なシステムである64 kb SFQ/CMOSハイブリッドメモリを試作した。その際に、寄生容量を低下させJosephson Latching Driverの動作を安定させるため、CMOSチップの入力保護回路を取り外した。今回はこのシステムでのアクセスタイム測定を行った結果、1.4 nsというアクセスタイムを得ることができ、ダブルピークの問題も解決することができた。 |
(英) |
We have been developing a Josephson/CMOS hybrid memory, which enables the sub-nanosecond access time to overcome a memory bottleneck in RSFQ digital systems. In our previous study, we obtained the access time of about 1.2 ns in the 16 kb hybrid memory system using a 0.35 µm CMOS process. But, we faced with a problem of double peaks in histograms. In this study, we designed a 64 kb hybrid memory system using a 0.18 µm CMOS process. We consider that a reason of the double peak problem is due to the parasitic capacitance at the bonding pad of the Josephson and CMOS chips. We measured the access time using the Josephson and CMOS chips with reduced parasitic capacitance, and obtained the access time of about 1.4 ns in the 64 kb hybrid memory system. |
キーワード |
(和) |
超伝導集積回路 / SFQ回路 / ハイブリッドメモリ / アクセスタイム / 寄生容量 / / / |
(英) |
Superconducting integrated circuits / SFQ circuits / Hybrid memory / Access time / Parasitic capacitance / / / |
文献情報 |
信学技報, vol. 109, no. 236, SCE2009-21, pp. 25-29, 2009年10月. |
資料番号 |
SCE2009-21 |
発行日 |
2009-10-13 (SCE) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SCE2009-21 エレソ技報アーカイブへのリンク:SCE2009-21 |