お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2009-11-26 14:20
並列分散型ブロックLIMによる強結合伝送線路の高速過渡解析
井上雄太關根惟敏浅井秀樹静岡大CAS2009-49 CST2009-22
抄録 (和) Latency Insertion Method(LIM)は,従来のSPICE系シミュレータと比べて非常に高速に線形回路網の過渡解析を行うことができる解析手法である.ブロックLIM は,LIMを拡張し,相互キャパシタンスと相互インダクタンスにより,相互結合された線形回路網を解析できる.しかし,ブロックLIMを大規模な線形回路網の解析に利用した場合,より一層の高速化が要求される.本稿では,大規模な線形回路網の高速なシミュレーションを行うための手法として並列分散型ブロックLIMを提案する.そして,提案手法を用いて強結合伝送線路を解析し,実行プロセス数に比例して計算時間が減少することと解析結果について述べる. 
(英) Latency Insertion Method (LIM) is one of the techniques for fast transient analysis of linear circuit which is much faster than conventional SPICE-like simulators. Block-LIM is an expanded technique of LIM to be able to analyze a linear network including mutual inductance and mutual capacitance. In this report, parallel-distributed block-LIM is proposed for acceleration of the simulation for large networks. Consequently, it is confirmed that our proposed method is efficient for the simulation of larger network with the tightly coupled transmission lines.
キーワード (和) Block Latency Insertion Method / 過渡解析 / 並列計算 / / / / /  
(英) Block Latency Insertion Method / Transient Analysis / Parallel Computing / / / / /  
文献情報 信学技報, vol. 109, no. 300, CAS2009-49, pp. 25-30, 2009年11月.
資料番号 CAS2009-49 
発行日 2009-11-19 (CAS, CST) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CAS2009-49 CST2009-22

研究会情報
研究会 MSS CAS  
開催期間 2009-11-26 - 2009-11-27 
開催地(和) 名古屋大学 
開催地(英) Nagoya University 
テーマ(和) 一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CAS 
会議コード 2009-11-CST-CAS 
本文の言語 日本語 
タイトル(和) 並列分散型ブロックLIMによる強結合伝送線路の高速過渡解析 
サブタイトル(和)  
タイトル(英) Parallel-Distributed Block Latency Insertion Method (Block-LIM) for Fast Transient Simulation of Tightly Coupled Transmission Lines 
サブタイトル(英)  
キーワード(1)(和/英) Block Latency Insertion Method / Block Latency Insertion Method  
キーワード(2)(和/英) 過渡解析 / Transient Analysis  
キーワード(3)(和/英) 並列計算 / Parallel Computing  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 井上 雄太 / Yuta Inoue / イノウエ ユウタ
第1著者 所属(和/英) 静岡大学 (略称: 静岡大)
Shizuoka University (略称: Shizuoka Univ.)
第2著者 氏名(和/英/ヨミ) 關根 惟敏 / Tadatoshi Sekine / セキネ タダトシ
第2著者 所属(和/英) 静岡大学 (略称: 静岡大)
Shizuoka University (略称: Shizuoka Univ.)
第3著者 氏名(和/英/ヨミ) 浅井 秀樹 / Hideki Asai / アサイ ヒデキ
第3著者 所属(和/英) 静岡大学 (略称: 静岡大)
Shizuoka University (略称: Shizuoka Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2009-11-26 14:20:00 
発表時間 25分 
申込先研究会 CAS 
資料番号 CAS2009-49, CST2009-22 
巻番号(vol) vol.109 
号番号(no) no.300(CAS), no.301(CST) 
ページ範囲 pp.25-30 
ページ数
発行日 2009-11-19 (CAS, CST) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会